0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AXI4協(xié)議五個(gè)不同通道的握手機(jī)制

快樂(lè)的芯片工程師 ? 來(lái)源:快樂(lè)的芯片工程師 ? 2023-05-08 11:37 ? 次閱讀

AXI4 協(xié)議定義了五個(gè)不同的通道,如 AXI 通道中所述。所有這些通道共享基于 VALIDREADY 信號(hào)的相同握手機(jī)制,如下圖所示:

df3e2c3a-ec13-11ed-90ce-dac502259ad0.png

VALID 信號(hào)從源到目標(biāo),READY 從目標(biāo)到源。

源或目標(biāo)是 manager 還是 subordinate 取決于正在使用的通道。例如,manager是讀取地址通道的源,但是讀取數(shù)據(jù)通道的目標(biāo)。

源使用 VALID 信號(hào)來(lái)指示有效信息何時(shí)可用。VALID 信號(hào)必須保持?jǐn)嘌?,即設(shè)置為高電平,直到目的地接受該信息。以這種方式保持有效的信號(hào)稱(chēng)為粘性信號(hào)(sticky signals)。

目的地指示它何時(shí)可以使用 READY 信號(hào)接受信息。READY 信號(hào)從通道目標(biāo)發(fā)送到通道源。

此機(jī)制不是異步握手,需要時(shí)鐘的上升沿才能完成握手。

在設(shè)計(jì)互連結(jié)構(gòu)時(shí),您必須了解所連接的 manager 和subordinate的能力。了解此信息后,您就可以包含足夠的緩沖、跟蹤和解碼邏輯,以支持各種數(shù)據(jù)傳輸排序的可能性,從而提高更快設(shè)備的性能。

使用標(biāo)準(zhǔn)術(shù)語(yǔ)可以更輕松地理解連接組件之間的交互。AXI 區(qū)分了傳輸和事務(wù):

傳輸是一次信息交換,帶有一次 VALIDREADY 握手。

一個(gè)事務(wù)是一個(gè)完整的傳輸突發(fā),包含一個(gè)地址傳輸、一個(gè)或多個(gè)數(shù)據(jù)傳輸,以及對(duì)于寫(xiě)序列,一個(gè)響應(yīng)傳輸。





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 時(shí)鐘
    +關(guān)注

    關(guān)注

    10

    文章

    1673

    瀏覽量

    130949
  • axi協(xié)議
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    2106

原文標(biāo)題:【AXI--06】Channel handshake

文章出處:【微信號(hào):快樂(lè)的芯片工程師,微信公眾號(hào):快樂(lè)的芯片工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    【正點(diǎn)原子FPGA連載】第九章AXI4接口之DDR讀寫(xiě)實(shí)驗(yàn)--摘自【正點(diǎn)原子】達(dá)芬奇之Microblaze 開(kāi)發(fā)指南

    )。AXI協(xié)議個(gè)通道都有各自的VALID/READY握手信號(hào)對(duì),每個(gè)
    發(fā)表于 10-22 15:16

    AXI4協(xié)議的讀寫(xiě)通道結(jié)構(gòu)

    寫(xiě)交易?!   D4?14 寫(xiě)通道結(jié)構(gòu)  通道定義  個(gè)獨(dú)立的通道都包含一組標(biāo)記信息的信號(hào),并
    發(fā)表于 01-08 16:58

    AXI接口協(xié)議詳解

    之一。AXI 協(xié)議握手協(xié)議AXI4 所采用的是一種 READY, VALID 握手通信
    發(fā)表于 04-08 10:45

    看看在SpinalHDL中AXI4總線(xiàn)互聯(lián)IP的設(shè)計(jì)

    。readDataReorderingDepth:讀亂序傳輸?shù)纳疃取?b class='flag-5'>AXI4總線(xiàn)定義為:AXI4總線(xiàn)定義劃分為個(gè)Strema通道:aw,w
    發(fā)表于 08-02 14:28

    看看Axi4寫(xiě)通道decoder的設(shè)計(jì)

    。Axi4WriteOnlyDecoderAxi4WriteOnlyDecoder屬于一入多出的模塊,而Axi4的寫(xiě)操作需要aw、w、b三個(gè)通道交互配合才能夠完成依次傳輸。而其中aw、
    發(fā)表于 08-03 14:27

    SoC Designer AXI4協(xié)議包的用戶(hù)指南

    這是SoC Designer AXI4協(xié)議包的用戶(hù)指南。該協(xié)議包包含SoC Designer組件、探針和ARM AXI4協(xié)議的事務(wù)端口接口(
    發(fā)表于 08-10 06:30

    AMBA 4 AXI4、AXI4-Lite和AXI4-流協(xié)議斷言用戶(hù)指南

    您可以將協(xié)議斷言與任何旨在實(shí)現(xiàn)AMBA?4 AXI4的接口一起使用?, AXI4 Lite?, 或AXI4流?
    發(fā)表于 08-10 06:39

    AXI4接口協(xié)議的基礎(chǔ)知識(shí)

    AXI-4 Memory Mapped也被稱(chēng)之為AXI-4 Full,它是AXI4接口協(xié)議的基礎(chǔ),其他AXI4接口是該接口的變形??傮w而言,
    的頭像 發(fā)表于 09-23 11:20 ?5872次閱讀
    <b class='flag-5'>AXI4</b>接口<b class='flag-5'>協(xié)議</b>的基礎(chǔ)知識(shí)

    ZYNQ中DMA與AXI4總線(xiàn)

    AXI-Lite或AXI4轉(zhuǎn)接。PS與PL之間的物理接口有9個(gè),包括4個(gè)AXI-GP接口和
    的頭像 發(fā)表于 11-02 11:27 ?4183次閱讀
    ZYNQ中DMA與<b class='flag-5'>AXI4</b>總線(xiàn)

    深入AXI4總線(xiàn)一握手機(jī)制

    本系列我想深入探尋 AXI4 總線(xiàn)。不過(guò)事情總是這樣,不能我說(shuō)想深入就深入。當(dāng)前我對(duì) AXI總線(xiàn)的理解尚談不上深入。但我希望通過(guò)一系列文章,讓讀者能和我一起深入探尋 AXI4
    發(fā)表于 03-17 21:40 ?25次下載
    深入<b class='flag-5'>AXI4</b>總線(xiàn)一<b class='flag-5'>握手機(jī)制</b>

    AXI3與AXI4寫(xiě)響應(yīng)的依賴(lài)區(qū)別?

    上面兩圖的區(qū)別是相比AXI3,AXI4協(xié)議需要確認(rèn)AWVALID、AWREADY握手完成才能回復(fù)BVALID。為什么呢?
    的頭像 發(fā)表于 03-30 09:59 ?925次閱讀

    FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)

    上文FPGA IP之AXI4協(xié)議1_協(xié)議構(gòu)架對(duì)協(xié)議框架進(jìn)行了說(shuō)明,本文對(duì)AXI4接口的信號(hào)進(jìn)行說(shuō)明。
    的頭像 發(fā)表于 05-24 15:05 ?1247次閱讀
    FPGA <b class='flag-5'>AXI4</b><b class='flag-5'>協(xié)議</b>學(xué)習(xí)筆記(二)

    FPGA AXI4協(xié)議學(xué)習(xí)筆記(三)

    上文FPGA IP之AXI4協(xié)議1_信號(hào)說(shuō)明把AXI協(xié)議5個(gè)通道的接口信息做了說(shuō)明,本文對(duì)上文說(shuō)
    的頭像 發(fā)表于 05-24 15:06 ?946次閱讀
    FPGA <b class='flag-5'>AXI4</b><b class='flag-5'>協(xié)議</b>學(xué)習(xí)筆記(三)

    漫談AMBA總線(xiàn)-AXI4協(xié)議的基本介紹

    本文主要集中在AMBA協(xié)議中的AXI4協(xié)議。之所以選擇AXI4作為講解,是因?yàn)檫@個(gè)協(xié)議在SoC、IC設(shè)計(jì)中應(yīng)用比較廣泛。
    發(fā)表于 01-17 12:21 ?1510次閱讀
    漫談AMBA總線(xiàn)-<b class='flag-5'>AXI4</b><b class='flag-5'>協(xié)議</b>的基本介紹

    SoC設(shè)計(jì)中總線(xiàn)協(xié)議AXI4AXI3的主要區(qū)別詳解

    AXI4AXI3是高級(jí)擴(kuò)展接口(Advanced eXtensible Interface)的兩個(gè)不同版本,它們都是用于SoC(System on Chip)設(shè)計(jì)中的總線(xiàn)協(xié)議,用于處
    的頭像 發(fā)表于 05-10 11:29 ?4214次閱讀
    SoC設(shè)計(jì)中總線(xiàn)<b class='flag-5'>協(xié)議</b><b class='flag-5'>AXI4</b>與<b class='flag-5'>AXI</b>3的主要區(qū)別詳解