0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

分享芯片出SDF文件的一個(gè)“坑”

全棧芯片工程師 ? 來源:全棧芯片工程師 ? 2023-05-08 14:12 ? 次閱讀

1.1Tempus寫SDF

foreach i $sdf_views {
write_sdf -view $i -interconn noport -recompute_parallel_arcs
./${sdf_dir}/${pf::design_name}_${i}.sdf.gz
}

不同于PT,Tempus會(huì)默認(rèn)寫出setuphold的負(fù)值。

c9efb5ae-ed55-11ed-90ce-dac502259ad0.png

1.2PT寫出SDF

注意,PT默認(rèn)生成2.1版SDF。分享一個(gè)案例,某項(xiàng)目腳本沒按照上面格式(參見知識(shí)星球)寫,然后寫出的SDF 3.0會(huì)將SDF里面的setup、hold的負(fù)數(shù)全部變成0,其命令如下:

ca00fbac-ed55-11ed-90ce-dac502259ad0.png

造成的結(jié)果對(duì)比:下面左上圖片setuphold有負(fù)數(shù),而右下圖片hold全變成0。

實(shí)戰(zhàn)ISP圖像算法效果

ca3133a8-ed55-11ed-90ce-dac502259ad0.jpg

知識(shí)星球發(fā)起MCU項(xiàng)目啟動(dòng),大家一起參與MCU項(xiàng)目規(guī)格啟動(dòng)討論,我把設(shè)計(jì)、驗(yàn)證、DFT、后端的知識(shí)點(diǎn)全部羅列出來,大家一起來完善。

ca461b38-ed55-11ed-90ce-dac502259ad0.png






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • mcu
    mcu
    +關(guān)注

    關(guān)注

    146

    文章

    16667

    瀏覽量

    347831
  • ISP
    ISP
    +關(guān)注

    關(guān)注

    6

    文章

    473

    瀏覽量

    51557
  • DFT
    DFT
    +關(guān)注

    關(guān)注

    2

    文章

    224

    瀏覽量

    22609
  • Tempus
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    6898

原文標(biāo)題:分享芯片出SDF文件的一個(gè)“坑”

文章出處:【微信號(hào):全棧芯片工程師,微信公眾號(hào):全棧芯片工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    芯片后仿之SDF 3.0解析(三)

    本文接著解析SDF3.0的Timing Checks Entries、Timing Environment Entries兩個(gè)部分。
    的頭像 發(fā)表于 04-16 11:08 ?1169次閱讀
    <b class='flag-5'>芯片</b>后仿之<b class='flag-5'>SDF</b> 3.0解析(三)

    Fatal: SDF files require Altera primitive library

    求教,我在用modelsim-altera進(jìn)行時(shí)序仿真時(shí)老是遇到錯(cuò)誤:** Fatal: SDF files require Altera primitive library。我用
    發(fā)表于 01-15 00:16

    ISE 生成的sdf文件和在綜合前的約束有關(guān)系么?

    對(duì)于個(gè)rtl設(shè)計(jì),ISE place & route 之后會(huì)生成sdf文件,那么,如果在綜合之前對(duì) rtl設(shè)計(jì),添加定的約束,所生成
    發(fā)表于 02-09 15:19

    運(yùn)行后實(shí)現(xiàn)時(shí)序仿真后重新生成sdf文件

    您好,我正在使用Virtex7 FPGA運(yùn)行Vivado 2017.2。在合成并實(shí)現(xiàn)我的設(shè)計(jì)之后,我導(dǎo)航到我的sdf文件并將LUT的延遲值從以下(INTERCONNECT nand2_inst
    發(fā)表于 11-07 11:30

    使用Modelsim SE 10.0b模擬后置和路徑模型找不到SDF文件

    我想使用Modelsim SE 10.0b來模擬后置和路徑模型。后置和路徑模型由ISE 13.1生成。但我找不到SDF文件。你能告訴我如何找到SDF文件嗎?或者13.1中有另
    發(fā)表于 02-13 07:11

    X_BUF在SDF中具有零延遲是為什么?

    我用netgen生成了個(gè)后PAR網(wǎng)表和個(gè)SDF文件。在模擬中,我已經(jīng)看到來自LUT并通過X_
    發(fā)表于 06-08 16:29

    如何將PT產(chǎn)生的SDF文件反標(biāo)設(shè)計(jì)進(jìn)行后仿真?

    入這個(gè)sdf文件,是有什么樣的命令?本人菜鳥,還望各位給予幫助,新手可以同交流,老手可以互相探討,高手請(qǐng)給予幫助
    發(fā)表于 06-23 06:50

    購(gòu)買ATMel的AT89C52芯片就是個(gè)!精選資料分享

    購(gòu)買ATMel的AT89C52芯片就是個(gè)!為什么這么說購(gòu)買ATMel的AT89C52芯片就是
    發(fā)表于 07-20 06:22

    SDF是什么?有何應(yīng)用

    型號(hào):SDF-4.0SDF-5.0SDF-6.0SDF-6.3SDF-7.1SDF-8.0SDF-9.0SDF-10.0SDF-11.0SDF-11.5SDF-12.0SDF-12.5SDF-13.0■SDF種特殊的對(duì)旋局部
    發(fā)表于 09-02 09:09

    STM32G030J6芯片串口下載程序遇到的個(gè)

    分享個(gè)本人給STM32G030J6芯片串口下載程序遇到的個(gè)為什么是串口下載遇到的問題&am
    發(fā)表于 12-02 13:36 ?12次下載
    STM32G030J6<b class='flag-5'>芯片</b>串口下載程序遇到的<b class='flag-5'>一</b><b class='flag-5'>個(gè)</b><b class='flag-5'>坑</b>

    STM32入教程()點(diǎn)亮個(gè)LED燈

    STM32入門教程()點(diǎn)亮個(gè)LED燈隨表聊聊配置流程.初始化引腳二.主函數(shù)中實(shí)現(xiàn)邏輯備注隨表聊聊作為所有入單片機(jī)的同學(xué)來說,第
    發(fā)表于 12-24 19:34 ?9次下載
    STM32入<b class='flag-5'>坑</b>教程(<b class='flag-5'>一</b>)點(diǎn)亮<b class='flag-5'>一</b><b class='flag-5'>個(gè)</b>LED燈

    PCB設(shè)計(jì)避指南

    可靠性降低 (3)Altium設(shè)計(jì)的文件槽孔放錯(cuò)層 (4)芯片因太靠近PCB邊緣而容易損壞 (5)差分端口線太細(xì)導(dǎo)致485電路不工作 (6)焊盤重疊 ...... 這些也太多了吧! 今天我們就來聊聊
    的頭像 發(fā)表于 03-20 18:20 ?974次閱讀
    PCB設(shè)計(jì)避<b class='flag-5'>坑</b>指南

    解析SDF的Header Section信息與Cell Entries信息

    SDF文件是在VCS/NC-Verilog后仿真運(yùn)行時(shí)將STD/IO/Macro門級(jí)verilog中specify的延遲信息替換為QRC/Star-RC抽取的實(shí)際物理延時(shí)信息。
    的頭像 發(fā)表于 05-06 09:54 ?1902次閱讀
    解析<b class='flag-5'>SDF</b>的Header Section信息與Cell Entries信息

    詳解芯片SDF文件 MCU芯片全流程設(shè)計(jì)

    SDF文件是在VCS/NC-Verilog后仿真運(yùn)行時(shí)將STD/IO/Macro門級(jí)verilog中specify的延遲信息替換為QRC/Star-RC抽取的實(shí)際物理延時(shí)信息。
    發(fā)表于 05-08 10:30 ?1.1w次閱讀
    詳解<b class='flag-5'>芯片</b><b class='flag-5'>SDF</b><b class='flag-5'>文件</b> MCU<b class='flag-5'>芯片</b>全流程設(shè)計(jì)

    芯片后仿之SDF 3.0解析

    SDF文件是在VCS/NC-Verilog后仿真運(yùn)行時(shí)將STD/IO/Macro門級(jí)verilog中specify的延遲信息替換為QRC/Star-RC抽取的實(shí)際物理延時(shí)信息,所以如果SDF
    的頭像 發(fā)表于 12-18 09:56 ?880次閱讀
    <b class='flag-5'>芯片</b>后仿之<b class='flag-5'>SDF</b> 3.0解析