0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

單bit信號的跨時鐘域傳輸可以使用兩級同步但后果呢?

Hack電子 ? 來源:Hack電子 ? 2023-05-10 10:08 ? 次閱讀

科研著實苦悶,像是拳頭打在棉花上,也許是我不入流吧

看的東西多了,發(fā)現(xiàn)有些并未領會到位。單bit信號的跨時鐘域傳輸,可以使用兩級同步,但后果呢?

重復一下亞穩(wěn)態(tài),違反觸發(fā)器的時序特性,可能導致觸發(fā)器的輸出進入亞穩(wěn)態(tài),亞穩(wěn)態(tài)不在0和1的電壓范圍內。數(shù)字電路的功能體現(xiàn)在0和1上,亞穩(wěn)態(tài)可能導致功能錯誤

473a71e8-eed7-11ed-90ce-dac502259ad0.png

亞穩(wěn)態(tài)可能繼續(xù)傳播,即保持亞穩(wěn)態(tài),也可能經過一定時間穩(wěn)定到0和1。換句話說,亞穩(wěn)態(tài)穩(wěn)定后,信號可能保持不變,也可以翻轉(相比上一個周期)

采用兩級同步后,亞穩(wěn)態(tài)不能被消除,增加的一級觸發(fā)器隔離了亞穩(wěn)態(tài)。下圖中,盡管F2發(fā)生亞穩(wěn)態(tài),倘若其亞穩(wěn)態(tài)能在一個周期內恢復,C的輸出不會傳播亞穩(wěn)態(tài)。

4754ff54-eed7-11ed-90ce-dac502259ad0.png

但由于亞穩(wěn)態(tài)穩(wěn)定結果是不確定的,兩級同步會讓觸發(fā)器的結果在一個周期內uncertainty

對于多bit信號,如果逐一使用兩級同步,會帶來一致性問題。如下圖所示,x2,y2在clkb的上升沿附近翻轉,導致x3和y3產生亞穩(wěn)態(tài),下一個周期,由于亞穩(wěn)態(tài)穩(wěn)定后的結果不確定,X4能夠采樣到1,而Y4采樣到0,導致信號在傳輸過程中錯拍。在下一個周期,由于信號不在時鐘沿翻轉,Y4能夠采樣到1.

476c9f4c-eed7-11ed-90ce-dac502259ad0.png

很明顯,xy從00變化到11,接收端能夠采樣到00-10-11

最后,信號的脈沖寬度也有要求。當快時鐘域到慢時鐘域,會存在漏采的問題。原本想要采樣1,卻只能收到0

477e65c4-eed7-11ed-90ce-dac502259ad0.png

一個簡單的脈沖擴展電路如下,當然也可以使用握手協(xié)議。原時鐘域打拍,取或,再寄存一拍(組合電路計算可能有毛刺)

4793cc7a-eed7-11ed-90ce-dac502259ad0.png




審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 數(shù)字電路

    關注

    193

    文章

    1578

    瀏覽量

    80176
  • 觸發(fā)器
    +關注

    關注

    14

    文章

    1990

    瀏覽量

    60869
  • 脈沖信號
    +關注

    關注

    6

    文章

    376

    瀏覽量

    36777
  • bit
    bit
    +關注

    關注

    0

    文章

    47

    瀏覽量

    31934

原文標題:兩級同步的副作用

文章出處:【微信號:Hack電子,微信公眾號:Hack電子】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    時鐘控制信號傳輸設計方案

    clk2的時鐘。當clk1比clk2的頻率高時,則稱模塊1(相對于模塊2)為快時鐘,而模塊2位為慢時鐘
    發(fā)表于 10-16 15:47 ?1082次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>控制<b class='flag-5'>信號</b><b class='flag-5'>傳輸</b>設計方案

    CDC時鐘bit和多bit傳輸介紹

    bit(慢時鐘到快時鐘):用快時鐘
    的頭像 發(fā)表于 08-29 11:13 ?3753次閱讀
    CDC<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>分<b class='flag-5'>單</b><b class='flag-5'>bit</b>和多<b class='flag-5'>bit</b><b class='flag-5'>傳輸</b>介紹

    為什么格雷碼可以輔助解決多bit時鐘的問題??求解

    bit通過兩級同步打拍可以有效的解決亞穩(wěn)態(tài)問題。
    的頭像 發(fā)表于 03-08 09:02 ?1052次閱讀
    為什么格雷碼<b class='flag-5'>可以</b>輔助解決多<b class='flag-5'>bit</b><b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>的問題??求解

    如何處理好FPGA設計中時鐘問題?

    數(shù)據(jù)的時鐘問題。打拍的方式,其實說白了,就是定義兩級寄存器,對輸入的數(shù)據(jù)進行延拍。如下圖所示。應該很多人都會問,為什么是打
    發(fā)表于 09-22 10:24

    探尋FPGA中三種時鐘處理方法

    數(shù)據(jù)的時鐘問題。打拍的方式,其實說白了,就是定義兩級寄存器,對輸入的數(shù)據(jù)進行延拍。如下圖所示。應該很多人都會問,為什么是打
    發(fā)表于 10-20 09:27

    三種時鐘處理的方法

    bit數(shù)據(jù)的時鐘問題?! 〈?b class='flag-5'>兩拍的方式,其實說白了,就是定義
    發(fā)表于 01-08 16:55

    三種FPGA界最常用的時鐘處理法式

    處理的方法,這三種方法可以說是FPGA界最常用也最實用的方法,這三種方法包含了bit和多bit數(shù)據(jù)的
    發(fā)表于 02-21 07:00

    FPGA初學者的必修課:FPGA時鐘處理3大方法

    處理的方法,這三種方法可以說是FPGA界最常用也最實用的方法,這三種方法包含了bit和多bit數(shù)據(jù)的
    發(fā)表于 03-04 09:22

    兩級DFF同步時鐘處理簡析

    異步bus交互(一)— 兩級DFF同步時鐘處理 & 亞穩(wěn)態(tài)處理1.問題產生現(xiàn)在的芯片(比如SOC,片上系統(tǒng))集成度和復雜度越來越高,通
    發(fā)表于 02-17 06:34

    時鐘信號的幾種同步方法研究

    時鐘信號同步方法應根據(jù)源時鐘與目標時鐘的相位關
    發(fā)表于 05-09 15:21 ?63次下載
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>信號</b>的幾種<b class='flag-5'>同步</b>方法研究

    CDCbit脈沖時鐘的處理介紹

    器,基本原理就是把脈沖信號進行展寬。 脈沖同步器應用場景: 適用bit脈沖信號
    的頭像 發(fā)表于 03-22 09:54 ?3318次閱讀

    如何解決bit和多bit時鐘處理問題?

    一、簡要概述: 在芯片設計過程中,一個系統(tǒng)通常是同步電路和異步電路并存,這里經常會遇到CDC也就是時鐘處理的問題,常見的處理方法,可能大家也已經比較熟悉了,主要有
    的頭像 發(fā)表于 03-22 10:28 ?6610次閱讀

    簡述兩級同步的副作用

    看的東西多了,發(fā)現(xiàn)有些并未領會到位。bit信號時鐘
    的頭像 發(fā)表于 05-11 16:24 ?609次閱讀
    簡述<b class='flag-5'>兩級</b><b class='flag-5'>同步</b>的副作用

    從處理bit時鐘信號同步問題來入手

    在數(shù)字電路中,時鐘處理是個很龐大的問題,因此將會作為一個專題來陸續(xù)分享。今天先來從處理bit
    發(fā)表于 06-27 11:25 ?1390次閱讀
    從處理<b class='flag-5'>單</b><b class='flag-5'>bit</b><b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>信號</b><b class='flag-5'>同步</b>問題來入手

    所有的單比特信號時鐘可以用敲兩級DFF的辦法處理嗎?

    用敲兩級DFF的辦法(兩級DFF同步器)可以實現(xiàn)單比特信號
    的頭像 發(fā)表于 06-28 11:39 ?977次閱讀
    所有的單比特<b class='flag-5'>信號</b><b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>都<b class='flag-5'>可以</b>用敲<b class='flag-5'>兩級</b>DFF的辦法處理嗎?