CDM的測(cè)試與失效分析

三.CDM測(cè)試

目前針對(duì)CDM的測(cè)試規(guī)模主要有：ANSI/ESDA/JEDEC JS-002-2018 /IEC 60749-28/AEC-Q100-11。這三個(gè)詳規(guī)都是針對(duì)封裝后的芯片。

與HBM類似，CDM的測(cè)試儀器也只能提供一個(gè)靜態(tài)結(jié)果，并不能得到芯片在ESD電流下的動(dòng)態(tài)結(jié)果。所以采用VF-TLP對(duì)CDM波形進(jìn)行近似，但是目前VF-TLP的近似程度較差，只能起到參考作用。

目前主流CDM的測(cè)試方法有兩種：一種是直接接觸測(cè)試。一種是電場(chǎng)測(cè)試。

圖二.不同CDM測(cè)試方法，A.直接接觸測(cè)試，B.電場(chǎng)充放電測(cè)試。

直接接觸測(cè)試就是將探針直接與芯片引腳或者襯底接觸，提高探針的電勢(shì)從而對(duì)待測(cè)芯片進(jìn)行充電，然后待測(cè)引腳連接另一根探針進(jìn)行放電，實(shí)現(xiàn)CDM防護(hù)能力驗(yàn)證。電場(chǎng)充放電檢測(cè)是將待測(cè)芯片放置到充電平板上，抬升充電平板的電勢(shì)能，從而對(duì)待測(cè)芯片進(jìn)行充電。筆者所經(jīng)手項(xiàng)目多以FI-CDM（電場(chǎng)放電測(cè)試）為主。

圖三.CDM脈沖校驗(yàn)參數(shù)與波形。

測(cè)試前需要對(duì)脈沖波形進(jìn)行檢測(cè)，滿足要求后才能對(duì)待測(cè)芯片進(jìn)行測(cè)試。而針對(duì)待測(cè)芯片在測(cè)試前和測(cè)試后都需要進(jìn)行ATE測(cè)試，從而校驗(yàn)芯片是否失效。筆者也曾遇到在ESD測(cè)試后多次ATE結(jié)果不一的情況，ESD測(cè)試后即刻ATE結(jié)果表明芯片已經(jīng)失效，而一段時(shí)間后的ATE又與之前的ATE結(jié)果相左，芯片似乎恢復(fù)正常了。這種情況筆者也是較為頭疼，從System ESD的角度來(lái)看，這種情況類似于Class C失效，其內(nèi)部元器件肯定發(fā)生了損傷。

圖四.IEC 60749-28/AEC-Q100-11ANSI/ESDA/JEDEC JS-002-2018 對(duì)CDM防護(hù)等級(jí)。

不同標(biāo)準(zhǔn)針對(duì)CDM防護(hù)等級(jí)的分類大同小異，都是以125V，250V，500V，750V，1000V進(jìn)行劃定。但是車(chē)規(guī)級(jí)AEC-Q100中單獨(dú)提到了Corner Pin的問(wèn)題。Corner Pin是指位于封裝角落處的引腳，在DIP，SOIC，QFP，PLCC等封裝方式中較為常見(jiàn)，其它的封裝形式則需要工程師根據(jù)封裝方案進(jìn)行判斷，這類引腳與GND的接觸概率較大，所面對(duì)的風(fēng)險(xiǎn)較高，所以需要格外關(guān)注其CDM防護(hù)能力。

四.CDM失效分析

CDM的失效基本都集中在柵級(jí)，尤其是隨著工藝線寬的縮減，柵氧化層的厚度越來(lái)越薄，其失效風(fēng)險(xiǎn)也顯著增加。像.35這種大線寬工藝，筆者在電路設(shè)計(jì)中未考慮CDM防護(hù)，其CDM測(cè)試結(jié)果反倒出人意料的好。所以越先進(jìn)的工藝越需要重視CDM風(fēng)險(xiǎn)。

圖五.GCNMOS的ESD失效分析SEM圖像，②處為CDM損傷。

圖六.GGNMOS和SCR的ESD失效分析SEM圖像。

圖七.45nm工藝下不同類型ESD失效SEM圖像，a,c)HBM失效，b,d)CDM失效。

大量的實(shí)例都能看出CDM的失效全部集中在柵極。針對(duì)NMOS，正向電場(chǎng)下大量非平衡載流子（空穴）集中于襯底中，而當(dāng)柵極接地后，柵電容兩側(cè)就會(huì)集聚大量正電荷，這部分載流子會(huì)抬高兩邊的電勢(shì)差，當(dāng)電勢(shì)差過(guò)高時(shí)柵電容就會(huì)被擊穿。

圖八.NMOS-CDM示意圖。

而如果NMOS的源端或者漏端接地，因?yàn)橐r底與有源區(qū)構(gòu)成寄生二極管。襯底（P-WeLL）在CDM測(cè)試中為高電位，N+有源區(qū)為低電位，載流子就會(huì)從寄生二極管流出。

圖九.PMOS-CDM示意圖。

PMOS與NMOS類似，不過(guò)就是PMOS是在負(fù)場(chǎng)下發(fā)生CDM，其襯底內(nèi)會(huì)集聚大量電子。

從電路的角度分析，CDM對(duì)柵極造成了損傷，使得電路功能發(fā)生異常。從器件物理的角度分析，CDM電荷積聚會(huì)對(duì)柵氧化層會(huì)造成物理上的破壞，圖中可以看出CDM脈沖造成了柵氧化層出現(xiàn)了空洞。

圖十.AFM下CDM失效圖像。

所以CDM防護(hù)需要重點(diǎn)關(guān)注對(duì)于柵極的保護(hù)，但是并不一定所有的柵極損傷都是由CDM造成，尤其是輸入端口的ESD事件，HBM和MM也會(huì)對(duì)柵極造成損傷。