淺談ESD防護(hù)設(shè)計(jì)—NMOS的妙用（二）

這期繼續(xù)分享NMOS在ESD防護(hù)中的妙用。上期講到改變GGNMOS中反偏結(jié)的擊穿電壓可以實(shí)現(xiàn)對Trigger Voltage的改變。而眾多改變反偏結(jié)擊穿電壓的方法無論是改變摻雜濃度還是改變拓?fù)浣Y(jié)構(gòu)，其本質(zhì)都是通過改變反偏結(jié)空間電荷區(qū)的電場分布來改變Trigger Voltage。

圖一。摻雜濃度對電場分布與擊穿電壓影響示意圖。

摻雜濃度越低，空間電荷區(qū)越大，電場分布越廣，擊穿電壓也就越大。同時(shí)通過調(diào)整器件的拓?fù)浣Y(jié)構(gòu)也能實(shí)現(xiàn)對Trigger Voltage的調(diào)控。

同樣線寬下多指結(jié)構(gòu)能分散電場分布，提高擊穿電壓。

圖二。多指結(jié)構(gòu)與單指示意圖。（圖片源于《ESD circuits and Device》.Voldman）

圖三。叉指電流分布。（圖片源于《ESD circuits and Device》.Voldman）

目前主流的ESD設(shè)計(jì)都采用叉指結(jié)構(gòu)。無論是GGNMOS還是GCNMOS。

圖四。尾端接觸孔。（圖片源于《ESD circuits and Device》.Voldman）

Voldman指出不同接觸孔的電流分布是有區(qū)別的，兩端的接觸孔電流密度更大，調(diào)整兩端接觸孔的距離也能改變擊穿電壓。

圖五.Silicide示意圖。（圖片源于《ESD circuits and Device》.Voldman）

Silicide在保護(hù)器件的同時(shí)，也能提高器件的擊穿電壓。

Holding Voltage調(diào)制

GGNMOS作為Snap-back型器件，針對其Holding Voltage的調(diào)制也是業(yè)界焦點(diǎn)。根據(jù)上一篇對GGNMOS機(jī)理的分析，可以得出若想改變Holding Voltage便需要改變寄生三極管中雪崩擊穿載流子與漂移載流子的比例。漂移載流子累積越慢，其Holding Voltage越低。常規(guī)三極管在擊穿后也存在極其微弱的Snap-Back，如圖所示，因?yàn)槌Ｒ?guī)BJT的基區(qū)很薄，摻雜濃度也不高，所以擊穿后，漂移載流子很快能占據(jù)上風(fēng)。

圖六。常規(guī)BJT的I-V特性曲線。（圖片源于《模擬集成電路的分析與設(shè)計(jì)》.GRAY）

已知原理后可以通過調(diào)整源漏間距，改變寄生BJT基區(qū)濃度等手段改變Holding Voltage。

業(yè)界一般很少對結(jié)構(gòu)參數(shù)進(jìn)行微調(diào)，因?yàn)槲⒄{(diào)帶來的改變疊加工藝偏差會帶來很多意想不到的結(jié)果，所以更多的需要設(shè)計(jì)人員對結(jié)構(gòu)與機(jī)理進(jìn)行理解。而Trigger Voltage和Holding Voltage的選取也有很多的講究，這會單獨(dú)做一期Design Window的分享。

GGNMOS最關(guān)鍵的參數(shù)就是Trigger Voltage和Holding Voltage，至于第二次熱擊穿， 更多的受制于工藝。工藝線寬越大，二次擊穿越大。