0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Video In to AXI4-Stream IP核知識介紹

fpga加油站 ? 來源:fpga加油站 ? 2023-05-18 14:55 ? 次閱讀

大家好!今日分享一些關(guān)于Video In to AXI4-Stream IP 核的知識。在具體學(xué)習(xí)IP核的過程中,我也將分享一些關(guān)于如何看xilinx英文文檔的技巧。相比于翻譯的xilinx中文文檔,直接看原汁原味的英文文檔當(dāng)然是最好的?;蛟S我們一開始看起來會很費(fèi)勁,但是我們看多了后就會知道先看哪一部分,以及常用的重復(fù)頻率高的專業(yè)詞匯是什么意思。再次提醒下大家,翻譯的中文文檔是輔助作用,大家最終一定要學(xué)會看英文文檔,英文文檔才是最準(zhǔn)確的,這是成為一個合格的FPGA工程師的必備技能。下面進(jìn)入對Video In to AXI4-Stream IP 核的介紹。

通常來說,官方給的xilinx英文文檔通常都含有以下幾個章節(jié):

2c54f186-f4af-11ed-90ce-dac502259ad0.png

這幾個章節(jié)也是我們經(jīng)??吹?,至于其他什么Example Design、版本修訂等章節(jié)都很少看。

當(dāng)我們需要學(xué)習(xí)一個完全陌生的IP核時:

首先,我們應(yīng)該看第一章:Overview,對IP核有一個大概的了解。就像公司來了新同事,首先我們看到的是他的外表,最先了解的是他的名字、工種等大致的內(nèi)容。

其次,我們要去看第二章:Product Specification,第二章又要先看Port descriptions,即IP核的引腳(管腳)信息。為什么呢?這一點(diǎn)如果你做過Zynq相關(guān)項目就能夠理解了。通常我們需要在block中把各個IP核連線,而連線的點(diǎn)就是各個IP核的引腳。如果引腳連錯了,Vivado會瘋狂報錯。

2c5b405e-f4af-11ed-90ce-dac502259ad0.png

再次,就是第三章:Designing with the Core。這一章通常會對IP核使用的時鐘、復(fù)位以及其他使用要點(diǎn)進(jìn)行講解。

最后,就是第四章:Design Flow Steps。對于我們一開始應(yīng)用IP核時,最想看的其實就是第四章,因為其中有對IP核的各個參數(shù)的解釋。也就是我們在Vivado中調(diào)出IP后需要選的那些參數(shù)以及參數(shù)的含義,都包含在第四章Design Flow Steps中。如下圖界面就是調(diào)出IP核后的界面,這是不是我們最想看的內(nèi)容呢?

2c61ba6a-f4af-11ed-90ce-dac502259ad0.png

當(dāng)然,這只是我個人的經(jīng)驗,僅供參考。有的朋友也會直接看第四章:Design Flow Steps。因為調(diào)出IP核后不就是設(shè)置參數(shù)這些操作嘛!管它是啥,就是干!哈哈。

以上是方法論,就是對于不同的文檔都可以這樣看,這樣用。

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Xilinx
    +關(guān)注

    關(guān)注

    71

    文章

    2155

    瀏覽量

    120850
  • Video
    +關(guān)注

    關(guān)注

    0

    文章

    195

    瀏覽量

    45146
  • 引腳
    +關(guān)注

    關(guān)注

    16

    文章

    1172

    瀏覽量

    50150

原文標(biāo)題:Video In to AXI4-Stream IP核介紹

文章出處:【微信號:fpga加油站,微信公眾號:fpga加油站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    Video Frame Buffer IP初學(xué)者入門案例分析

    Video Frame Buffer IP 而不是 AXI VDMA IP 呢? 答案就記錄在( 賽靈思答復(fù)記錄 72543 )中。究
    的頭像 發(fā)表于 11-16 15:23 ?5295次閱讀
    <b class='flag-5'>Video</b> Frame Buffer <b class='flag-5'>IP</b>初學(xué)者入門案例分析

    有人有經(jīng)驗AXI4-Stream到視頻輸出IP嗎?

    be experienced AXI4-Stream to Video Out IP core?Is there any special keys I need to pay attention to make
    發(fā)表于 03-08 10:00

    請問我對AXI4-Stream FIFO的理解不正確嗎?

    嗨,我正在研究Spartan 6的設(shè)計。數(shù)據(jù)來自PCIe IP,頻率為62.5MHz,通過AXI4-Stream FIFO同步到100 MHz系統(tǒng)時鐘。這是一個示例波形;m_axis_tvalid
    發(fā)表于 08-12 07:29

    請問AXI4-StreamVideo核心的技巧有什么?

    大家好。我遇到了xilinx視頻內(nèi)核的問題,并試圖解決這個問題好幾周但都失敗了。有人能給我一些關(guān)于AXI4-StreamVideo核心的技巧嗎?我試圖在我的項目中實現(xiàn)Video Scaler核心
    發(fā)表于 11-08 09:53

    如何將AXI4-Stream與CH7301接口?

    我有SP605&amp; ML506 Xilnx開發(fā)板。我想從FPGA驅(qū)動CH7301芯片。我正在尋找一些帖子或應(yīng)用筆記,可以幫助我把這兩件事放在一起。我一直在關(guān)注核心AXI4-Stream到視頻
    發(fā)表于 03-20 09:04

    axi4-stream互連問題如何解決

    你好,大家好。我正在使用EMI14.4和xc6v315t。我正在嘗試模擬IP CORE.It的axi4-stream interconnect.I配置ip為6siand 4mi。但是當(dāng)
    發(fā)表于 06-18 15:08

    axi4-stream combiner問題的解決辦法?

    AXI4-Streamslave接口上TDATA信號的寬度(以字節(jié)為單位)。 AXI4-Stream主接口TDATA寬度是此值乘以從屬接口數(shù)參數(shù)。此參數(shù)是一個整數(shù),可以在0到(512 /從站接口數(shù))之間變化。設(shè)置為0以省略
    發(fā)表于 08-20 14:36

    AXI-stream數(shù)據(jù)傳輸過程

      AXI4-StreamAXI4的區(qū)別在于AXI4-Stream沒有ADDR接口,這樣就不涉及讀寫數(shù)據(jù)的概念了,只有簡單的發(fā)送與接收說法,減少了延時,允許無限制的數(shù)據(jù)突發(fā)傳輸規(guī)模
    發(fā)表于 01-08 16:52

    Xilinx的LogiCORE IP Video In to AXI4

    Xilinx的視頻的IP CORE 一般都是 以 AXI4-Stream 接口。 先介紹一下, 這個IP的作用。 下面看一下這個IP 的接口
    發(fā)表于 02-08 08:36 ?595次閱讀
    Xilinx的LogiCORE <b class='flag-5'>IP</b> <b class='flag-5'>Video</b> In to <b class='flag-5'>AXI4</b>

    自定義sobel濾波IP,IP接口遵守AXI Stream協(xié)議

    自定義sobel濾波IP IP接口遵守AXI Stream協(xié)議
    的頭像 發(fā)表于 08-06 06:04 ?3868次閱讀

    AXI-Stream代碼

    AXI-Stream代碼詳解 AXI4-StreamAXI4的區(qū)別在于AXI4-Stream沒有ADDR接口,這樣就不涉及讀寫數(shù)據(jù)的概念了,只有簡單的發(fā)送與接收說法,減少了延時,允許
    的頭像 發(fā)表于 11-05 17:40 ?3473次閱讀
    <b class='flag-5'>AXI-Stream</b>代碼

    關(guān)于AXI4-Stream協(xié)議總結(jié)分享

    XI4-StreamAXI4的區(qū)別就是AXI4-Stream去除了地址線,這樣就不涉及讀寫數(shù)據(jù)的概念了,只有簡單的發(fā)送與接收說法,減少了延時。由于AXI4-Stream協(xié)議(amba
    的頭像 發(fā)表于 06-23 10:08 ?2241次閱讀

    AXI4-Stream Video 協(xié)議和AXI_VDMA的IP介紹

    本文主要介紹關(guān)于AXI4-Stream Video 協(xié)議和AXI_VDMA的IP相關(guān)內(nèi)容。為后
    的頭像 發(fā)表于 07-03 16:11 ?8130次閱讀

    AXI4 、 AXI4-Lite 、AXI4-Stream接口

    AXI4 是一種高性能memory-mapped總線,AXI4-Lite是一只簡單的、低通量的memory-mapped 總線,而 AXI4-Stream 可以傳輸高速數(shù)據(jù)流。從字面意思去理解
    的頭像 發(fā)表于 07-04 09:40 ?8301次閱讀

    LogiCORE IP AXI4-Stream FIFO內(nèi)核解決方案

    LogiCORE IP AXI4-Stream FIFO內(nèi)核允許以內(nèi)存映射方式訪問一個AXI4-Stream接口。該內(nèi)核可用于與AXI4-Stream
    的頭像 發(fā)表于 09-25 10:55 ?1325次閱讀
    LogiCORE <b class='flag-5'>IP</b> <b class='flag-5'>AXI4-Stream</b> FIFO內(nèi)核解決方案