0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

驗(yàn)證符合AXI/ACE標(biāo)準(zhǔn)的互連的策略

星星科技指導(dǎo)員 ? 來(lái)源:synopsys ? 作者:Ray Varghese ? 2023-05-25 14:50 ? 次閱讀

用于片上系統(tǒng) (SoC) 中功能塊連接和管理的 AMBA 4 規(guī)范現(xiàn)在具有支持多核計(jì)算的高級(jí)可擴(kuò)展接口 (AXI) 一致性擴(kuò)展 (ACE)。ACE 規(guī)范支持跨多核處理器群集的系統(tǒng)級(jí)緩存一致性。對(duì)這種系統(tǒng)的核查提出了重大挑戰(zhàn)。在規(guī)劃這樣一個(gè)系統(tǒng)的功能驗(yàn)證時(shí),我們需要有一個(gè)有效的測(cè)試策略,以確保不僅測(cè)試協(xié)議的所有方面,而且確保以最少的努力捕獲錯(cuò)誤。換句話說(shuō),我們需要有一個(gè)分層測(cè)試策略,從簡(jiǎn)單的序列發(fā)展到更復(fù)雜的序列。目的是用更簡(jiǎn)單的序列捕獲盡可能多的問(wèn)題,這樣當(dāng)我們移動(dòng)到問(wèn)題空間更大的更復(fù)雜的序列時(shí),我們需要處理的錯(cuò)誤就會(huì)減少。在本系列中,我們將提出這樣的分層驗(yàn)證策略。本系列中的每篇文章都將描述:

正在測(cè)試的高級(jí)功能以及用于測(cè)試這些功能的序列

在此測(cè)試級(jí)別中,DUT 面臨的常見(jiàn)問(wèn)題

在這里,您可以找到有關(guān) AMBA 4 AXI 驗(yàn)證 IP 的更多信息。

wKgaomRvB8iASjWoAANt6LoU6kY415.png

ACE 的分層測(cè)試 從 ACE

的角度來(lái)看,我們應(yīng)該在每個(gè)層次結(jié)構(gòu)級(jí)別測(cè)試什么?這些可能是:

集成/連接測(cè)試

系統(tǒng)是否正確連接?

每個(gè)主站能否正確訪問(wèn)系統(tǒng)中的每個(gè)從站?

互連路由事務(wù)是否正確?

互連是否正確寫(xiě)入/讀取數(shù)據(jù)?

基本一致性事務(wù)測(cè)試

ACE 協(xié)議使用許多不同類(lèi)型的事務(wù)。這些事務(wù)中的每一個(gè)都可以由具有許多不同狀態(tài)的相應(yīng)緩存行(以下稱(chēng)為初始緩存行狀態(tài))的主服務(wù)器啟動(dòng)。對(duì)于這些州中的每一個(gè),都有允許的法律回應(yīng)。隨著最終緩存行狀態(tài)(事務(wù)結(jié)束后)由各種配置選項(xiàng)確定,問(wèn)題空間變得更加復(fù)雜。我們需要確保測(cè)試每個(gè)初始緩存行狀態(tài)的所有響應(yīng)類(lèi)型。在此級(jí)別的測(cè)試中,我們確保系統(tǒng)針對(duì)每種交易類(lèi)型正確且一致地工作。

涉及訪問(wèn)重疊地址的測(cè)試

該規(guī)范給出了當(dāng)兩個(gè)主站訪問(wèn)相同/重疊地址時(shí)互連要遵守的幾條規(guī)則。在此級(jí)別的測(cè)試中,我們執(zhí)行序列以確保對(duì)重疊地址的所有訪問(wèn)都遵循這些規(guī)則

DVM 和屏障交易測(cè)試

全面的隨機(jī)測(cè)試(包括對(duì)重疊地址的訪問(wèn))

在這篇文章中,我們將詳細(xì)說(shuō)明分層驗(yàn)證的第一個(gè)方面。

集成和連接測(cè)試

前面已經(jīng)提到了集成和連接測(cè)試的關(guān)鍵驗(yàn)證要求。驗(yàn)證 IP 通常提供用于生成相關(guān)流量的現(xiàn)成序列。VIP附帶的一組此類(lèi)序列或序列庫(kù)可以用作滿足用戶要求的起點(diǎn)。這使用戶能夠在適當(dāng)?shù)?a target="_blank">仿真階段方便地使用它們,并修改與其DUT相關(guān)的所需參數(shù)。因此,即使對(duì)于集成測(cè)試,用戶也可以利用VIP附帶的一些基本序列。讓我們看一下可用于此目的的序列類(lèi)型。鑒于我們想要查看所有有效路徑,我們應(yīng)該有一組序列,這些序列將從 ACE/ACE_LITE 主站啟動(dòng) WriteNoSnoop 和 ReadNoSnoop 事務(wù),該主站使用屬性指定,例如port_id,可以是隨機(jī)端口或用戶配置的特定端口?!皃ort_id”是一個(gè)屬性,可以配置為控制要從中啟動(dòng)事務(wù)的端口。然后,應(yīng)在系統(tǒng)中的所有主服務(wù)器上運(yùn)行這些序列。

下面是一個(gè)示例。以下代碼片段顯示了如何配置 port_id 屬性:

uvm_config_db#(int unsigned)::set(this, “env.axi_system_env.sequencer.svt_axi_ace_master_readnosnoop_sequence”, “port_id”, 1);

此屬性的默認(rèn)值可以根據(jù)系統(tǒng)中的主節(jié)點(diǎn)數(shù)量隨機(jī)化為有效值。

我們還需要確保主站訪問(wèn)系統(tǒng)中允許它訪問(wèn)的所有從站,以便測(cè)試所有路徑。為此,我們需要根據(jù)系統(tǒng)地址映射來(lái)約束地址,以便我們可以確保覆蓋所有路徑。這可以通過(guò)定義自定義約束來(lái)完成。

這就是我們?nèi)绾卧趶闹鞫藛?dòng)的事務(wù)上創(chuàng)建自定義約束:

class cust_svt_axi_master_transaction extends svt_axi_master_transaction;
rand int slave_port_id = 0;
constraint valid_slave_port_id {
slave_port_id inside {[0:`SVT_AXI_MAX_NUM_SLAVES-1]};
//` SVT_AXI_MAX_NUM_SLAVES defines the maximum no. of slaves in the system environment
}
constraint cust_addr_ranges_constraint {
// Accesses from master 0:
if (port_cfg.port_id == 0) {
// Accesses to slave 0
if (slave_port_id == 0) {
addr inside {[0:32’hff]}
}
else if (slave_port_id == 1) {
addr inside {[32’h10000:32’h100ff]};
}
// Accesses from master 1 }
else if (port_cfg.port_id == 1) { }
}
endclass

集成測(cè)試中的關(guān)鍵驗(yàn)證點(diǎn)和潛在問(wèn)題

系統(tǒng)連接

SoC 有數(shù)百個(gè)信號(hào)需要連接,而其中一些信號(hào)通常連接不正確。如果未連接,VIP 將在這些信號(hào)上觀察到“X”,并報(bào)告指示相同的錯(cuò)誤。例如,此錯(cuò)誤可能表示互連的主端口和從機(jī)[2] VIP之間未連接ARCACHE信號(hào):

ace_system_env.slave[2].monitor [register_fail] 檢查 [效果=錯(cuò)誤]:執(zhí)行和失敗 – 啟用 AMBA 檢查:signal_valid_arsnoop_when_arvalid_high_check(ACE_LITE/版本 2.0),描述:當(dāng) ARVALID 為高時(shí),監(jiān)視器檢查 ARCACHE 上的 X 或 Z

事務(wù)路由

互連必須根據(jù)系統(tǒng)地址映射正確路由事務(wù)。應(yīng)該有適當(dāng)?shù)姆椒▉?lái)指定 VIP 的系統(tǒng)地址映射。如果互連路由事務(wù)不正確,系統(tǒng)監(jiān)視器可以標(biāo)記相應(yīng)的“事務(wù)路由檢查”。

數(shù)據(jù)完整性

此級(jí)別測(cè)試的一個(gè)關(guān)鍵方面是確保數(shù)據(jù)完整性。寫(xiě)入事務(wù)中的數(shù)據(jù)必須正確寫(xiě)入從站。同樣,從從站獲取的數(shù)據(jù)必須正確返回給主站。系統(tǒng)監(jiān)視器應(yīng)通過(guò)在事務(wù)完成后(在啟動(dòng)事務(wù)的主服務(wù)器上)比較內(nèi)存中的數(shù)據(jù)和事務(wù)來(lái)執(zhí)行這些檢查。系統(tǒng)監(jiān)視器應(yīng)具有跨不同數(shù)據(jù)寬度的端口執(zhí)行這些檢查所需的基礎(chǔ)結(jié)構(gòu)。為了使數(shù)據(jù)完整性檢查正常工作,在從屬VIP上運(yùn)行的序列必須更新相應(yīng)代理中的從屬內(nèi)存實(shí)例。如果從屬VIP配置為被動(dòng)模式,則系統(tǒng)監(jiān)視器應(yīng)維護(hù)內(nèi)存鏡像并根據(jù)總線上的活動(dòng)對(duì)其進(jìn)行更新。如果數(shù)據(jù)未正確寫(xiě)入/讀取,系統(tǒng)監(jiān)視器應(yīng)標(biāo)記數(shù)據(jù)完整性檢查。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    18927

    瀏覽量

    227245
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4021

    瀏覽量

    217041
  • ACE
    ACE
    +關(guān)注

    關(guān)注

    0

    文章

    21

    瀏覽量

    10617
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    如何使用AXI VIP在AXI4(Full)主接口中執(zhí)行驗(yàn)證和查找錯(cuò)誤

    AXI 基礎(chǔ)第 2 講 一文中,曾提到賽靈思 Verification IP (AXI VIP) 可用作為 AXI 協(xié)議檢查工具。在本次第4講中,我們將來(lái)了解下如何使用它在 AXI
    發(fā)表于 07-08 09:31 ?2593次閱讀

    IP核互連策略及規(guī)范

    [attach]74350[/attach]IP核互連策略及規(guī)范
    發(fā)表于 08-12 12:20

    數(shù)據(jù)增大是否是AXI互連的一部分?

    我對(duì)AXI互連有疑問(wèn),1.我的AXI4 Masterwith數(shù)據(jù)寬度為32位。我有64位數(shù)據(jù)寬度的AXI3從器件。互連如何工作?2.如果我有
    發(fā)表于 04-01 10:10

    將Zynq UltraScale +模塊連接到AXI互連模塊出錯(cuò)該怎么辦?

    你好,我正在嘗試將Zynq UltraScale +模塊連接到AXI互連模塊,然后連接到一些AXI Chip2Chip模塊。 Chip2Chip塊的最大ID_WIDTH為12,但PS-> PL
    發(fā)表于 10-09 09:37

    請(qǐng)問(wèn)為什么AXI互連資源如此之大?

    嗨!在vivado 2015.4中,我生成了AXI互連IP核,6個(gè)masterand1從站。資源是如此之大約9000片或更多,MIG約3500片。A7 100T共有15850片,沒(méi)有什么可供用戶使用!!AXI
    發(fā)表于 08-13 09:44

    ARM系列之ACE協(xié)議資料匯總

    ,AXI 這些。所以咱們花點(diǎn)時(shí)間,來(lái)好好研究一下這些總線協(xié)議都是什么。開(kāi)始之前,先說(shuō)一下,ACEAXI Coherency Extensions 的縮寫(xiě)。顧名思義,ACE 就是
    發(fā)表于 04-07 09:35

    AMBA 4 ACEACE Lite協(xié)議校驗(yàn)器用戶指南

    本書(shū)是為系統(tǒng)設(shè)計(jì)者、系統(tǒng)集成商和驗(yàn)證工程師編寫(xiě)的,他們希望確認(rèn)設(shè)計(jì)符合相關(guān)AMBA4協(xié)議。這可以是ACEACE Lite
    發(fā)表于 08-10 07:01

    如何使用Xilinx AXI進(jìn)行驗(yàn)證和調(diào)試

    了解如何使用Xilinx AXI驗(yàn)證IP有效驗(yàn)證和調(diào)試AXI接口。 該視頻回顧了使用的好處,以及如何使用示例設(shè)計(jì)進(jìn)行模擬。
    的頭像 發(fā)表于 11-20 06:38 ?3948次閱讀

    SoC設(shè)計(jì)中的互連驗(yàn)證中遇到的問(wèn)題

    在我們之前的博客中,我們提到驗(yàn)證NoC系統(tǒng)遠(yuǎn)遠(yuǎn)超出了事務(wù)路由檢查。我們能夠在SoC級(jí)別的復(fù)雜互連驗(yàn)證期間捕獲各種問(wèn)題,其中NoC具有20多個(gè)總線主控器,80多個(gè)總線從器件,以及具有不同總線協(xié)議的多個(gè)
    的頭像 發(fā)表于 08-12 11:22 ?2524次閱讀
    SoC設(shè)計(jì)中的<b class='flag-5'>互連</b><b class='flag-5'>驗(yàn)證</b>中遇到的問(wèn)題

    AXI如何用于連接互連組件呢?

    AXI 是一種接口規(guī)范,它定義了 IP 塊的接口,而不是互連本身。
    的頭像 發(fā)表于 05-04 09:27 ?991次閱讀
    <b class='flag-5'>AXI</b>如何用于連接<b class='flag-5'>互連</b>組件呢?

    AMBA:將所有內(nèi)容拼接到ACE您的測(cè)試

    基于 AMBA ACE 互連的系統(tǒng)可以通過(guò)相干互連連接各種主站和從站。每個(gè)主組件和從組件都可以單獨(dú)支持完整的 ACE、ACE-Lite?、
    的頭像 發(fā)表于 05-29 09:44 ?675次閱讀
    AMBA:將所有內(nèi)容拼接到<b class='flag-5'>ACE</b>您的測(cè)試

    驗(yàn)證符合AXI/ACE標(biāo)準(zhǔn)互連策略:第一部分

    用于片上系統(tǒng) (SoC) 中功能塊連接和管理的 AMBA 4 規(guī)范現(xiàn)在具有支持多核計(jì)算的高級(jí)可擴(kuò)展接口 (AXI) 一致性擴(kuò)展 (ACE)。ACE 規(guī)范支持跨多核處理器群集的系統(tǒng)級(jí)緩存一致性。對(duì)這種
    的頭像 發(fā)表于 05-29 10:23 ?879次閱讀
    <b class='flag-5'>驗(yàn)證</b><b class='flag-5'>符合</b><b class='flag-5'>AXI</b>/<b class='flag-5'>ACE</b><b class='flag-5'>標(biāo)準(zhǔn)</b>的<b class='flag-5'>互連</b>的<b class='flag-5'>策略</b>:第一部分

    驗(yàn)證符合AXI/ACE標(biāo)準(zhǔn)互連策略:第二部分

    的每一個(gè)都有一組與互連不同的響應(yīng)要求。此外,這些事務(wù)中的每一個(gè)都可以在多個(gè)配置中使用。我們需要驗(yàn)證互連對(duì)于每種事務(wù)類(lèi)型是否正常工作。我們將首先概述該協(xié)議,然后再進(jìn)行這些協(xié)議的測(cè)試策略。
    的頭像 發(fā)表于 05-29 10:24 ?2733次閱讀
    <b class='flag-5'>驗(yàn)證</b><b class='flag-5'>符合</b><b class='flag-5'>AXI</b>/<b class='flag-5'>ACE</b><b class='flag-5'>標(biāo)準(zhǔn)</b>的<b class='flag-5'>互連</b>的<b class='flag-5'>策略</b>:第二部分

    驗(yàn)證符合AXI/ACE標(biāo)準(zhǔn)互連策略:第三部分

    這篇文章中,我將討論規(guī)范中與訪問(wèn)重疊地址相關(guān)的一些細(xì)微差別。由于多個(gè)主站可能共享同一位置,并且數(shù)據(jù)可以分布在不同主站的緩存中,因此這是驗(yàn)證相干系統(tǒng)的重要組成部分。互連在維護(hù)此類(lèi)訪問(wèn)的一致性方面起著非常重要的作用。
    的頭像 發(fā)表于 05-29 10:28 ?812次閱讀
    <b class='flag-5'>驗(yàn)證</b><b class='flag-5'>符合</b><b class='flag-5'>AXI</b>/<b class='flag-5'>ACE</b><b class='flag-5'>標(biāo)準(zhǔn)</b>的<b class='flag-5'>互連</b>的<b class='flag-5'>策略</b>:第三部分

    華為云盤(pán)古大模型通過(guò)金融大模型標(biāo)準(zhǔn)符合驗(yàn)證

    近日,在中國(guó)信通院組織的可信AI大模型標(biāo)準(zhǔn)符合驗(yàn)證中,華為云的盤(pán)古大模型表現(xiàn)出色,成功通過(guò)了金融大模型標(biāo)準(zhǔn)符合
    的頭像 發(fā)表于 03-05 10:12 ?478次閱讀