0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

怎樣設計和驗證TRL校準件以及TRL校準的具體過程

信號完整性 ? 來源:信號完整性 ? 2023-05-25 15:07 ? 次閱讀

編者注:最近在做測試板的時候,還給同事介紹了下TRL的設計以及注意事項。TRL的設計看起來簡單,只要計算出來長度就可以設計。實際上還是比較考驗仿真設計能力以及工藝加工能力,比如如何優(yōu)化設計Open、Short、load等等。正好把同事很多年之前寫的文章分享給大家。當然,現在很多公司都在使用AFR的校準方法,這就大大地簡化了測試夾具設計和校準流程。

摘要:TRL校準是一種非常精確的校準方式,尤其適用于網絡分析儀的非同軸測量。本文詳細探討了有關TRL校準的整個環(huán)節(jié),從設計TRL標準件的要求,到設計TRL校準件參數的確定,TRL校準件設計后的驗證,以及TRL校準時的具體過程,最后到完成這次非同軸測量,方方面面都涵蓋了,希望能為大家以后進一步研究TRL校準提供相應的參考。

引言

我們大家都知道傳統(tǒng)的SOLT校準,即短路-開路-負載-直通校準,SOLT校準操作方便,測量準確度跟標準件的精度有很大關系,一般只適合于同軸環(huán)境測量。而TRL(Thru, Reflect, Line)校準是準確度比SOLT校準更高的校準方式,尤其適合于非同軸環(huán)境測量,例如PCB上表貼器件,波導,夾具,片上晶圓測量。SOLT校準通過測量1個傳輸標準件和三個反射標準件來決定12項誤差模型,而TRL校準是通過測量2個傳輸標準件和一個反射標準件來決定10項誤差模型或者8項誤差模型,取決于所用網絡分析儀的接收機結構。

TRL校準極其準確,在大多數的場合中比SOLT校準準確多了。但是,很少有直接的TRL校準件存在,一般要求用戶根據所用夾具的材料及物理尺寸,工作頻率,來設計制造出相應的TRL校準件。用戶使用網絡分析儀測量元器件時,采用不同的夾具,就要設計不同的TRL校準件,因此,對于用戶來說,有一定的難度和挑戰(zhàn)性。但事實上,由于TRL校準的標準件不需要制作的像SOLT校準的標準件那么精確,TRL校準的精度只是跟TRL標準件的質量,重復性部分相關,而不是完全由標準件決定,因此,TRL校準的標準件跟SOLT相比更容易制作,它們的特性也更容易描述。

1 TRL標準件的要求

1.1 TRL標準件的要求

通常來說,TRL標準件的要求如下:

(1) 直通標準件

電氣長度為0時,無損耗,無反射,傳輸系數為1;電氣長度不為0時,直通標準件的特性阻抗必須和延遲線標準件相同,無須知道損耗,如果用作設為參考測量面,電氣長度具體值必須知道,同時,如果此時群時延設為0的話,參考測量面位于直通標準件的中間。

(2) 反射標準件

反射系數的相位必須在正負90度以內,反射系數最好接近1,所有端口上的反射系數必須相同,如果用作參考測量面的話,相位響應必須知道。

(3) 延遲線/匹配負載

延遲線的特性阻抗作為測量時的參考阻抗,系統(tǒng)阻抗定義為和延遲線特性阻抗一致。延遲線和直通之間的插入相位差值必須在20度至160度之間(或-20度至-160度),如果相位差值接近0或者180度時,由于正切函數的特性,很容易造成相位模糊。另外,最優(yōu)的相位差值一般取1/4波長或90度。

當工作頻率范圍大于8:1時,即頻率跨度與起始頻率比值大于8時,必須使用1條以上的延長線,以便覆蓋整個頻率范圍。當工作頻率太高時,1/4波長的延遲線物理尺寸很短,不好制作,這時候,最好是選擇非0長度的直通,利用兩者差值,來增大延遲線的物理尺寸。

匹配的阻抗同樣確立測量時的參考阻抗,同時,匹配負載在各個測試端口的反射系數必須相同。

1.2 TRL標準件設計時的考慮

以上都是對TRL校準件的通常要求,具體設計時,一般有以下考慮:

(1) PCB上連接頭的一致性越好,損耗越低,TRL校準件的效果就越理想。

(2) 直通標準件設定了參考測量面,如果是測量多端口器件時,直通標準件盡量長一些,以減少連接頭之間的串擾,但是也不用太長,以免浪費空間。

(3) 參考測量面最好定在直通標準件的中間,這樣的話電磁場相對參考測量面是對稱的。

(4) 開路標準件實現起來最容易,但是由于開路標準件存在邊緣電容效應,所以我們必須通過測量或者3D-EM仿真來獲得開路標準件的邊緣電容。

(5) 短路標準件實現起來要麻煩些,因為要確切的知道放置短路標準件過孔的位置,保證過孔的邊緣剛好放置在短路標準件的末端。同時,短路標準件的好壞還取決于過孔的鉆孔技術,一般說來激光打孔比普通的機械鉆孔技術要好很多。

(6) 負載標準件通過2個100 ohm的表貼阻抗來實現,一般來說,設計一個低頻下的負載要比高頻下容易的多,這也是為什么高頻下設計校準標準件時要采用多條延遲線標準件的原因之一。

(7) 延遲線的相位跟信號傳播時的相速,對應頻率,有效介電常數有關。微帶線由于沒有一個固定的介電常數,所以必須使用有效介電常數來考慮空氣和PCB板材混合后帶來的影響。

(8) 設計時,多條延遲線的頻率范圍最好有重疊,這樣能夠保證多條延遲線能夠覆蓋我們要求的頻率范圍。

2 TRL標準件的設計

具體參數的確定

考慮設計一個基于Rogers 4350板材的TRL校準件,工作頻率范圍從10MHz到20GHz,Rogers 4350板材的介電常數為3.48±0.05,直通設計為非0長度,則各個標準件的具體參數如下圖所示:

0f8fff8e-faca-11ed-90ce-dac502259ad0.png

圖1 TRL校準件中各個標準件的具體參數

從圖1中我們可以知道各個標準件的實際物理尺寸,然后就可以開始在PCB上布局,布線,最后進行制板了,大致的效果如下圖2所示。

3 TRL標準件設計后的驗證

TRL校準件做好之后,我們就要開始驗證我們制作的TRL校準件到底好不好。對于短路和開路校準件,我們只要保證短路或開路標準件在各個測試端口的反射系數相等就好了,至于開路標準件的邊緣電容,短路標準件的駐留電感,可以都設為0;至于負載標準件,只要保證終止頻率時,阻抗能為50歐姆或者接近50歐姆就可以了;而對于直通標準件,就沒什么具體要求了。

TRL標準件設計后最重要的驗證是對延遲線頻率范圍的確定,由于要求延遲線標準件與直通標準件的相位差位于20度到160度,所以我們可以通過memory

trace來測量出延遲線標準件與直通標準件的相位差,根據相位差從20度到160度,我們可以確定相應的頻率范圍,如圖3所示,從圖3我們可以知道,Line1的頻率范圍是從101MHz到820MHz,滿足我們最初設計時對Line1的要求。同樣的,Line2也是采用相同的方法來確定頻率范圍。此時,也能夠測量出Line1,

Line2和直通標準件之間的時延差,這將會在新建TRL校準套件時候用到,圖4是Line1的時延測量值。

0fc3e6f0-faca-11ed-90ce-dac502259ad0.png

圖2 TRL校準件布局大致效果圖

0fcb07be-faca-11ed-90ce-dac502259ad0.png

圖3 通過PNA-X驗證Line1的頻率范圍

0fdb05d8-faca-11ed-90ce-dac502259ad0.png

圖4 基于PNA-X的Line1的時延測量值

4 TRL校準

4.1 創(chuàng)建TRL校準套件

完成了TRL標準件的驗證后,我們就可以開始創(chuàng)建新的TRL校準套件,創(chuàng)建的過程很簡單,總的說來要注意以下幾點:

(1) 短路,開路,負載標準件都只需確定頻率范圍,以及連接頭類型。

(2) 直通標準件也只需確定頻率范圍,連接頭類型,同時時延為0。

(3) 延遲線標準件,需要確定頻率范圍,時延值,多條延遲線時,頻率范圍最好有交疊,來確保覆蓋整個頻率范圍。

圖5是一個創(chuàng)建TRL校準套件的例子。

0fe1e506-faca-11ed-90ce-dac502259ad0.png

圖5一個創(chuàng)建TRL校準套件的例子

4.2 TRL校準具體過程

創(chuàng)建好TRL校準套件后,我們就可以開始進行TRL校準了。具體的過程,PNA-X的校準向導會一步步指導我們如何操作。

下面我們以4端口校準為例,簡單的說明下如何進行TRL校準,圖6即TRL校準向導的一個步驟。

0fe888a2-faca-11ed-90ce-dac502259ad0.png

圖6 TRL校準向導

5 TRL校準后的測量結果

被測件是Display Port電纜,長度為2米。根據Display Port電纜的指標,我們知道頻率不超過300MHz時,2米長的Display Port電纜,其損耗大概為2dB,基本上是單位長度上的損耗為1dB。圖7即Display port 電纜測量的設置環(huán)境,兩塊PCB板,剛好各自對應半個直通長度。

我們可以得到Display Port電纜測量的最終結果,當頻率為300MHz時,S21=-2.1110dB,接近-2dB,滿足相關指標。

圖7 Display port 電纜測量的設置環(huán)境

1029be80-faca-11ed-90ce-dac502259ad0.png

圖8基于PNA-X的Display Port電纜測量結果

6 結論

TRL校準是一種非常精確的校準方式,尤其適用于網絡分析儀的非同軸測量。本文詳細探討了有關TRL校準的整個環(huán)節(jié),從設計TRL標準件的要求,到設計TRL校準件參數的確定,TRL校準件設計后的驗證,以及TRL校準時的具體過程,最后到完成這次非同軸測量,方方面面都涵蓋了,希望能為大家以后進一步研究TRL校準提供相應的參考。





審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4292

    文章

    22769

    瀏覽量

    393183
  • 電磁場
    +關注

    關注

    0

    文章

    783

    瀏覽量

    47087
  • TRL校準件
    +關注

    關注

    1

    文章

    5

    瀏覽量

    1946

原文標題:怎樣設計和驗證TRL校準件以及TRL校準的具體過程

文章出處:【微信號:SI_PI_EMC,微信公眾號:信號完整性】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    可能由TRL校準錯誤引起的去嵌入錯誤

    這是問題,我想解嵌我的夾具的S參數。因此,為了得到我的燈具的S參數,我讓PCB在DUT側進行TRL校準以獲得夾具。首先,我對我的VNA進行了電子校準并將狀態(tài)保存為cset1。然后我使用TRL
    發(fā)表于 09-20 11:14

    如何在8510上的TRL校準中使用Z0

    在基本TRL校準中,線路標準的特征阻抗定義為Z0。我看到'Calibration Reference Z0'菜單中有'System Z0'和'Line Z0'選項。您能否告訴我8510固件是否可以將
    發(fā)表于 11-07 10:33

    怎么對不同的端口阻抗執(zhí)行TRL校準

    大家好,我需要進行TRL校準來測量50歐姆輸入阻抗和33歐姆輸出阻抗的DUT。你怎么認為我能做到這一點? TRL校準是否可行,或者我需要使用其他方法?謝謝,阿明 以上來自于谷歌翻譯
    發(fā)表于 12-14 16:57

    TRL校準的結果無效

    嗨,我用SMA制作了TRL標準作為外部連接器和懸掛帶狀線。在直通和線路標準的傳輸響應中,我看到幾個不同頻率的深陷波,我想這是轉換之間多次反射的結果。因此,TRL校準的結果無效。例如,當我在TR
    發(fā)表于 12-27 16:29

    同軸TRL校準反射/短平面必須非常接近嗎

    嗨,我正在制作一個同軸TRL校準套件。我閱讀了安捷倫應用說明PN 8720-2(使用TRL *校準的夾具內微帶設備測量),其中提到了*反射系數的相位必須已知且指定在±1/4波長或±90
    發(fā)表于 12-28 16:06

    WR-05波導中的TRL校準怎么設置

    大家好。我是這個論壇上的新手并嘗試但未能找到有關毫米波頻率TRL校準的更多信息 - 在我的情況下在140-220 GHz范圍內。我有一個波導校準套件,包含一個沖洗短路和兩個?λ偏移部分,用于通過
    發(fā)表于 01-22 06:49

    TRL校準精度高,不匹配

    如果我使用僅具有5 dB回波損耗的測試夾具進行TRL校準,校準結果是否會與具有30 dB回波損耗的測試夾具一樣好?我知道校準應該去除不連續(xù)性,但是如果我試圖從DUT中去除一些大的不匹配
    發(fā)表于 02-22 14:35

    為什么我必須在TRL校準中定義SOLT類分配?

    我使用的是Agilent E8364B PNA。我已經定義了我的TRL校準標準。我已經閱讀了所有相關的應用筆記。根據這些說明,在TRL校準中,我只需要定義我的THRU,REFLECT和
    發(fā)表于 07-12 12:14

    TRL微波器件測量的校準方法

    中常用的校準方法有兩種:· SOLT校準,即短路-開路-負載-直通校準,適用同軸接頭測量,如衰減器、低噪放等。通過測量1個傳輸標準和3個反射標準
    發(fā)表于 07-18 08:03

    N5247A 4端口晶圓多線TRL校準程序的最佳方法是什么

    您好,我正在尋求進行4端口晶圓多線TRL校準程序,我想知道最佳方法是什么。我已經閱讀了網絡分析儀幫助,但它使用帶有外部測試集的PNA給出了4端口TRL校準的詳細信息,使用有效的delt
    發(fā)表于 07-30 12:20

    用于10千兆位互連分析的Stripline TRL校準裝置

    用于10千兆位互連分析的Stripline TRL校準裝置
    發(fā)表于 10-09 09:08

    TRL校準驗證

    關于TRL校準驗證問題。我做了一個TRL校準,
    發(fā)表于 12-19 09:30

    TRL校準提取管芯S參數的技術

    介紹了一種基于TRL法的提取管芯S參數的方法。該方法從TRL校準出發(fā),實際測量得到封裝器件的S參數.
    發(fā)表于 04-27 09:50 ?2246次閱讀
    <b class='flag-5'>TRL</b><b class='flag-5'>校準</b>提取管芯S參數的技術

    【4月21日|直播】矢量網絡分析儀校準實例分享

    片晶圓校準、毫米波頻段的波導校準。另外我們還會探討TRL校準的設計、驗證
    的頭像 發(fā)表于 04-12 07:35 ?888次閱讀

    怎樣設計和驗證TRL校準以及TRL校準具體過程

    怎樣設計和驗證TRL 校準以及TRL
    發(fā)表于 12-14 09:40 ?0次下載