0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA復(fù)位電路的實現(xiàn)方式

jf_78858299 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2023-05-25 15:50 ? 次閱讀

總計:

方式一:普通IO口加上按鍵復(fù)位電路和上電自動復(fù)位電路

方式二:nCONFIG引腳輸入信號作為系統(tǒng)復(fù)位

方式三:用其他MCU控制FPGA的上電復(fù)位,既可以將MCU的復(fù)位引腳和FPGA的復(fù)位引腳連在一起,也可以MCU單獨引腳復(fù)位引腳對FPGA進(jìn)行控制。

總結(jié)與討論:

疑問:

總計:

有人說FPGA不需要上電復(fù)位電路,因為內(nèi)部自帶上電復(fù)位信號。也有人說FPGA最好加一個上電復(fù)位電路,保證程序能夠正常地執(zhí)行。不管是什么樣的結(jié)果,這里先把一些常用的FPGA復(fù)位電路例舉出來,以作公示。

方式一:普通IO口加上按鍵復(fù)位電路和上電自動復(fù)位電路

圖片

上圖是兩種復(fù)位方式的集合,可以實現(xiàn)上電復(fù)位和按鍵復(fù)位。電路圖中左半部分是實現(xiàn)按鍵復(fù)位的,右圖則是實現(xiàn)上電自動復(fù)位的。

按鍵復(fù)位: 默認(rèn)狀態(tài)電路圖為高電平,當(dāng)按鍵按下后,電路產(chǎn)生一個低電平的信號,即產(chǎn)生一個下降沿,這樣的話,就可以實現(xiàn)低電平的復(fù)位信號了。

上電自動復(fù)位:剛上電的時候,電容導(dǎo)通,復(fù)位RST引腳處為低電平,當(dāng)電容充滿電后,RST引腳處就為高電平了。這樣也產(chǎn)生了低電平的復(fù)位信號。

只要將相應(yīng)的引腳連接至復(fù)位引腳處,就能控制電路系統(tǒng)的復(fù)位了。

方式二:nCONFIG引腳輸入信號作為系統(tǒng)復(fù)位

參考cycloneIII的handbook,可以發(fā)現(xiàn)下面這樣一段話?,F(xiàn)摘錄如下:

圖片

下面則是一個很常用的復(fù)位電路,正好使用到了這部分的復(fù)位電路。電路中既有系統(tǒng)復(fù)位的部分,又有按鍵復(fù)位的部分。

圖片

具體的介紹如下,系統(tǒng)復(fù)位方式采用的普通的按鍵復(fù)位電路實現(xiàn)。而用戶復(fù)位按鈕,則是對nCONFIG引腳的控制進(jìn)行復(fù)位的,這個引腳連接的是DEV_CLKn引腳,而在上面的介紹中,我們可以看到nCONFIG至少保持低電平500ns以上,就可以實現(xiàn)對整個cycloneIII系列FPGA的重新復(fù)位。需要注意的是,這要求QuartusII的設(shè)置中不能講DEV_CLRn配置為普通引腳。

圖片

方式三:用其他MCU控制FPGA的上電復(fù)位,既可以將MCU的復(fù)位引腳和FPGA的復(fù)位引腳連在一起,也可以MCU單獨引腳復(fù)位引腳對FPGA進(jìn)行控制。

MCU控制FPGA的復(fù)位可以在方式一和方式二的方式上進(jìn)行實現(xiàn)。

例如在底板的STM32中添加按鍵復(fù)位,這個復(fù)位既連接了STM32本身的復(fù)位信號,又連接了FPGA相應(yīng)的復(fù)位信號引腳,這樣的話,就可以達(dá)到STM32和FPGA同時復(fù)位的效果。當(dāng)然你也可以使用上電自動復(fù)位電路進(jìn)行實現(xiàn)。

還有一種方式就是,MCU引出一個引腳,控制這個引腳輸入低電平,延時一段時間后再重新拉高,這樣的話,就會產(chǎn)生一個上升沿的信號,同樣可以控制FPGA復(fù)位。

總結(jié)與討論:

總之,實現(xiàn)FPGA復(fù)位的方式有很多??赡懿粌H僅上面例舉的一些。而且,上面的實現(xiàn)方式,可能并不是最好的,僅僅作為一種參考。

下面進(jìn)行一些討論。

FPGA在組合電路中是沒有時鐘信號的,這樣的話,也就不可能添加所謂的復(fù)位信號,復(fù)位信號應(yīng)該不是必須的。

疑問:

cycloneIII系列程序的下載過程如下:

圖片

(1)首先注意的nCONFIG引腳,當(dāng)其由低電平進(jìn)入高電平時,程序進(jìn)入配置過程。

在此過程中,nSTATUS引腳也由低置高,程序進(jìn)入配置過程。

波形有從低電平到高電平的跳變過程,說明進(jìn)入了配置過程。

(2)然后注意的引腳是CONFIG_DOWN引腳,當(dāng)其由低電平進(jìn)入高電平時,程序配

置完成,進(jìn)入初始化,這部分才算程序下載完畢。

這樣的話,我是否可以使用CONFIG_DOWN引腳輸出,連接相應(yīng)的復(fù)位RST引腳,遮樣的話,就可以自動的上電自動復(fù)位,而不用添加任何的輔助電路?

歡迎大家樓下一起交流

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1625

    文章

    21620

    瀏覽量

    601239
  • 復(fù)位電路
    +關(guān)注

    關(guān)注

    13

    文章

    320

    瀏覽量

    44503
  • 上電復(fù)位
    +關(guān)注

    關(guān)注

    1

    文章

    39

    瀏覽量

    15771
收藏 人收藏

    評論

    相關(guān)推薦

    fpga設(shè)計實戰(zhàn):復(fù)位電路仿真設(shè)計

    最近看advanced fpga 以及fpga設(shè)計實戰(zhàn)演練中有講到復(fù)位電路的設(shè)計,才知道復(fù)位電路
    發(fā)表于 09-01 15:37 ?1686次閱讀
    <b class='flag-5'>fpga</b>設(shè)計實戰(zhàn):<b class='flag-5'>復(fù)位</b><b class='flag-5'>電路</b>仿真設(shè)計

    FPGA中三種常用復(fù)位電路

    FPGA設(shè)計中,復(fù)位電路是非常重要的一部分,它能夠確保系統(tǒng)從初始狀態(tài)開始啟動并保證正確運行。本文將分別介紹FPGA中三種常用復(fù)位
    發(fā)表于 05-14 14:44 ?2475次閱讀
    <b class='flag-5'>FPGA</b>中三種常用<b class='flag-5'>復(fù)位</b><b class='flag-5'>電路</b>

    FPGA復(fù)位電路的設(shè)計

    復(fù)位電路本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA設(shè)計實戰(zhàn)演練(邏輯篇)》配套例程下載鏈接:http://pan.baidu.com/s/1pJ5bCttFPGA器件在上電后都需要有一個確定的
    發(fā)表于 04-12 06:35

    FPGA設(shè)計中常用的復(fù)位設(shè)計

    確保系統(tǒng)復(fù)位的可靠性,有必要對FPGA復(fù)位的可靠性設(shè)計方法進(jìn)行研究。1.復(fù)位設(shè)計方法分類復(fù)位的目的是在仿真時將設(shè)計強制定位在一個可知狀態(tài),合
    發(fā)表于 06-30 07:00

    復(fù)位電路的相關(guān)資料分享

    。在數(shù)字電路設(shè)計中,設(shè)計人員一般把全局復(fù)位作為一個外部引腳來實現(xiàn),在加電的時候初始化設(shè)計。全局復(fù)位引腳與任何其它輸入引腳類似,對 FPGA
    發(fā)表于 11-11 06:06

    FPGA的理想的復(fù)位方法和技巧

    FPGA設(shè)計中,復(fù)位起到的是同步信號的作用,能夠?qū)⑺械拇鎯υO(shè)置成已知狀態(tài)。在數(shù)字電路設(shè)計中,設(shè)計人員一般把全局復(fù)位作為一個外部引腳來實現(xiàn)
    發(fā)表于 11-22 17:03 ?5601次閱讀
    <b class='flag-5'>FPGA</b>的理想的<b class='flag-5'>復(fù)位</b>方法和技巧

    FPGA怎么搭復(fù)位電路 fpga復(fù)位電路設(shè)計方案

    FPGA的可靠復(fù)位是保證系統(tǒng)能夠正常工作的必要條件,本文對FPGA設(shè)計中常用的復(fù)位設(shè)計方法進(jìn)行了分類、分析和比較,并針對各種復(fù)位
    發(fā)表于 08-08 15:14 ?1w次閱讀

    FPGA設(shè)計實戰(zhàn)-復(fù)位電路仿真設(shè)計

    最近看 advanced fpga 以及 fpga 設(shè)計實戰(zhàn)演練中有講到復(fù)位電路的設(shè)計,才知道復(fù)位電路
    的頭像 發(fā)表于 10-30 12:17 ?491次閱讀

    實現(xiàn)FPGA實戰(zhàn)復(fù)位電路的設(shè)計和仿真

    最近看 advanced fpga 以及 fpga 設(shè)計實戰(zhàn)演練中有講到復(fù)位電路的設(shè)計,才知道復(fù)位電路
    發(fā)表于 12-22 12:54 ?13次下載
    <b class='flag-5'>實現(xiàn)</b><b class='flag-5'>FPGA</b>實戰(zhàn)<b class='flag-5'>復(fù)位</b><b class='flag-5'>電路</b>的設(shè)計和仿真

    簡述復(fù)位電路概述以及方式和目的

    是有的電路需要時鐘信號那樣,而有的電路是不需要復(fù)位信號的。復(fù)位又分為同步復(fù)位和異步復(fù)位,這兩種各
    的頭像 發(fā)表于 06-28 09:49 ?6669次閱讀

    硬件設(shè)計——外圍電路復(fù)位電路

    。在數(shù)字電路設(shè)計中,設(shè)計人員一般把全局復(fù)位作為一個外部引腳來實現(xiàn),在加電的時候初始化設(shè)計。全局復(fù)位引腳與任何其它輸入引腳類似,對 FPGA
    發(fā)表于 11-06 09:20 ?20次下載
    硬件設(shè)計——外圍<b class='flag-5'>電路</b>(<b class='flag-5'>復(fù)位</b><b class='flag-5'>電路</b>)

    FPGA復(fù)位電路實現(xiàn)——以cycloneIII系列芯片為例

    有人說FPGA不需要上電復(fù)位電路,因為內(nèi)部自帶上電復(fù)位信號。也有人說FPGA最好加一個上電復(fù)位
    的頭像 發(fā)表于 03-13 10:29 ?2727次閱讀

    FPGA內(nèi)部自復(fù)位電路設(shè)計方案

    。 下面將討論FPGA/CPLD的復(fù)位電路設(shè)計。 2、分類及不同復(fù)位設(shè)計的影響 根據(jù)電路設(shè)計,復(fù)位
    的頭像 發(fā)表于 04-06 16:45 ?1304次閱讀

    單片機的復(fù)位電路是怎樣工作的 單片機中復(fù)位電路的作用及方式

    單片機的復(fù)位電路是怎樣工作的 單片機中復(fù)位電路的作用及方式? 單片機的復(fù)位
    的頭像 發(fā)表于 10-17 18:17 ?3009次閱讀

    FPGA同步復(fù)位和異步復(fù)位

    FPGA(Field-Programmable Gate Array,現(xiàn)場可編程門陣列)中的復(fù)位操作是設(shè)計過程中不可或缺的一環(huán),它負(fù)責(zé)將電路恢復(fù)到初始狀態(tài),以確保系統(tǒng)的正確啟動和穩(wěn)定運行。在F
    的頭像 發(fā)表于 07-17 11:12 ?1229次閱讀