0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

CXL 2.0設(shè)備發(fā)現(xiàn)的迷人路徑

星星科技指導(dǎo)員 ? 來(lái)源:synopsys ? 作者:synopsys ? 2023-05-25 17:22 ? 次閱讀

在 CXL 生態(tài)系統(tǒng)中,主機(jī)軟件使用枚舉作為發(fā)現(xiàn)系統(tǒng)中連接的 CXL 設(shè)備的第一步。

在此過(guò)程中,它會(huì)識(shí)別 CXL 生態(tài)系統(tǒng)中的連接設(shè)備是否是以下設(shè)備類(lèi)型之一 – PCIe、CXL 1.1 或 CXL 2.0。它根據(jù) PCIe 配置空間和 CXL 規(guī)范定義的功能和配置寄存器確定這一點(diǎn)。

本博客將重點(diǎn)介紹 CXL 2.0 設(shè)備發(fā)現(xiàn)。

CXL 2.0 規(guī)范在 PCIe 配置空間映射寄存器中定義了多個(gè)新的 PCIe 指定供應(yīng)商特定擴(kuò)展功能 (DVSEC)。以下是 CXL 2.0 設(shè)備的一些強(qiáng)制性 DVSEC。

用于 CXL 設(shè)備的 PCIe DVSEC

用于 CXL 設(shè)備的 GPF DVSEC

用于柔性總線端口的 PCIe DVSEC

注冊(cè)定位器 DVSEC

CXL 1.1 設(shè)備在枚舉層次結(jié)構(gòu)中顯示為 RCiEP(根復(fù)雜集成終結(jié)點(diǎn))設(shè)備。要使 CXL 2.0 設(shè)備對(duì)操作系統(tǒng)可見(jiàn),必須將它們作為具有 Type0 標(biāo)頭的標(biāo)準(zhǔn) PCIe 端點(diǎn)被發(fā)現(xiàn)。DVSEC ID 為“1”的 CXL DVSEC(供應(yīng)商 ID 98e0)的存在有助于區(qū)分 PCIe 端點(diǎn)或 CXL 2.0 設(shè)備。

下圖顯示了復(fù)雜的 CXL 2.0 拓?fù)涞氖纠渲酗@示了 CXL 根端口可以連接到以下任何命名設(shè)備:

poYBAGRvIy-ASiWVAAFOPh_hJi0283.png

CXL 2.0 控制和狀態(tài)寄存器 (CSR) 還利用 PCIe 配置空間和 BAR(基址寄存器)進(jìn)行內(nèi)存映射寄存器,從而增加了功能發(fā)現(xiàn)以及隨后的配置控制和狀態(tài)監(jiān)控的復(fù)雜性。

總體而言,CXL 1.1/2.0 設(shè)備配置和狀態(tài)寄存器空間非常多樣化。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 操作系統(tǒng)
    +關(guān)注

    關(guān)注

    37

    文章

    6684

    瀏覽量

    123140
  • 總線
    +關(guān)注

    關(guān)注

    10

    文章

    2858

    瀏覽量

    87912
  • PCIe
    +關(guān)注

    關(guān)注

    15

    文章

    1200

    瀏覽量

    82352
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    瀾起科技PCIe 5.0/CXL 2.0 Retimer芯片實(shí)現(xiàn)量產(chǎn)

    上海,?2023年1月6日 —— 瀾起科技 今天宣布,其PCIe 5.0/CXL?2.0?Retimer芯片成功實(shí)現(xiàn)量產(chǎn)。 該芯片是瀾起科技現(xiàn)有PCIe 4.0 Retimer產(chǎn)品的關(guān)鍵升級(jí),可為
    發(fā)表于 01-06 09:48 ?1600次閱讀
    瀾起科技PCIe 5.0/<b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b> Retimer芯片實(shí)現(xiàn)量產(chǎn)

    一窺CXL協(xié)議

    CXL.cache擴(kuò)展緩存,CXL.memory擴(kuò)展存儲(chǔ)。CXL 2.0支持熱插拔、安全增強(qiáng)、持久內(nèi)存支持、內(nèi)存錯(cuò)誤報(bào)告和遙測(cè)。CXL
    發(fā)表于 09-09 15:03

    一文解析CXL系統(tǒng)架構(gòu)

    CXL.mem和CXL.io。無(wú)論哪種類(lèi)型,CXL.io都是不可缺少的,因?yàn)?b class='flag-5'>設(shè)備的發(fā)現(xiàn),枚舉,配置等都是由
    發(fā)表于 09-14 14:24

    CXL事務(wù)層的結(jié)構(gòu)是由哪些部分組成的

    圖中的黃色部分所示。3.1.1 CXL.io端點(diǎn)(Endpoint)CXL設(shè)備需要支持在CXL 1.1和CXL
    發(fā)表于 10-08 15:21

    CXL內(nèi)存協(xié)議介紹

    設(shè)備內(nèi)時(shí),或當(dāng)內(nèi)存控制器移動(dòng)到內(nèi)存緩沖芯片時(shí)。CPU中的一致性引擎使用CXL.mem請(qǐng)求和響應(yīng)與內(nèi)存接口。在此配置中,CPU一致性引擎被視為CXL.mem主設(shè)備(Master),內(nèi)存
    發(fā)表于 11-01 15:08

    一文詳解CXL鏈路層格式的定義

    錯(cuò)誤時(shí),CXL.cache/CXL.mem鏈路層支持重新傳輸或鏈路層重試(Link Layer Retry,LLR)。與PCIe不同,CXL.cache/CXL.mem序列號(hào)不會(huì)在每個(gè)
    發(fā)表于 02-21 14:27

    新思CXL2.0驗(yàn)證IP,加速連接新一代互聯(lián)技術(shù)

    新思科技(Synopsys)宣布推出業(yè)界首個(gè)支持Compute Express Link (CXL) 2.0的驗(yàn)證IP(VIP),以實(shí)現(xiàn)數(shù)據(jù)密集型片上系統(tǒng)(SoC)的性能突破。CXL是新一代開(kāi)放標(biāo)準(zhǔn)
    的頭像 發(fā)表于 12-26 11:04 ?2808次閱讀

    瀾起科技PCIe 5.0/CXL 2.0 Retimer芯片實(shí)現(xiàn)量產(chǎn)

    瀾起科技今天宣布,其PCIe 5.0/CXL 2.0 Retimer芯片成功實(shí)現(xiàn)量產(chǎn)。該芯片是瀾起科技現(xiàn)有PCIe 4.0 Retimer產(chǎn)品的關(guān)鍵升級(jí),可為業(yè)界提供穩(wěn)定可靠的高帶寬、低延遲PCIe 5.0/ CXL
    的頭像 發(fā)表于 01-06 15:07 ?1274次閱讀

    使用經(jīng)過(guò)驗(yàn)證的CXL IDE構(gòu)建安全芯片

    CXL 2.0規(guī)范為 CXL.io 和CXL.cache/CXL.mem協(xié)議引入了IDE原理圖。CXL
    的頭像 發(fā)表于 05-25 16:41 ?1294次閱讀
    使用經(jīng)過(guò)驗(yàn)證的<b class='flag-5'>CXL</b> IDE構(gòu)建安全芯片

    訪問(wèn)CXL 2.0設(shè)備中的內(nèi)存映射寄存器

    規(guī)范將內(nèi)存映射寄存器鏈接在設(shè)備的 BAR(基址范圍)中。在本博客中,我們將重點(diǎn)介紹如何訪問(wèn) CXL 2.0 規(guī)范內(nèi)存映射寄存器。
    的頭像 發(fā)表于 05-25 16:56 ?1826次閱讀
    訪問(wèn)<b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b><b class='flag-5'>設(shè)備</b>中的內(nèi)存映射寄存器

    CXL設(shè)備類(lèi)型簡(jiǎn)介

    CXL 在主機(jī) CPU 和設(shè)備(如硬件加速器)之間具有相干內(nèi)存訪問(wèn)功能,通過(guò)利用 PCIe 架構(gòu)的高級(jí)功能,滿足下一代設(shè)計(jì)中處理數(shù)據(jù)和計(jì)算密集型工作負(fù)載的要求。
    的頭像 發(fā)表于 05-26 10:12 ?1696次閱讀
    <b class='flag-5'>CXL</b><b class='flag-5'>設(shè)備</b>類(lèi)型簡(jiǎn)介

    關(guān)于CXL的功能與特性詳解

    CXL.io 和CXL.cache 是CXL 協(xié)定中的兩個(gè)子協(xié)定,它們的功能和用途有所不同,主要是為了引入非對(duì)稱(chēng)的概念;CXL.io 類(lèi)似于PCIe 的事件(event),主要用于初始
    的頭像 發(fā)表于 11-22 15:43 ?1122次閱讀
    關(guān)于<b class='flag-5'>CXL</b>的功能與特性詳解

    解碼CXL存儲(chǔ)器擴(kuò)展設(shè)備(上)

    解碼CXL存儲(chǔ)器擴(kuò)展設(shè)備(上)
    的頭像 發(fā)表于 12-04 15:33 ?404次閱讀
    解碼<b class='flag-5'>CXL</b>存儲(chǔ)器擴(kuò)展<b class='flag-5'>設(shè)備</b>(上)

    佰維公司成功推出支持CXL 2.0規(guī)范的CXL DRAM內(nèi)存擴(kuò)展模塊

      近日,國(guó)內(nèi)知名存儲(chǔ)器制造企業(yè)佰維科技股份有限公司(以下簡(jiǎn)稱(chēng)“佰維”)欣然宣告,其在DRAM技術(shù)領(lǐng)域取得了重要突破——成功研發(fā)并量產(chǎn)了符合CXL 2.0規(guī)范的CXL DRAM內(nèi)存擴(kuò)展模塊。這不僅對(duì)于我國(guó)信息技術(shù)創(chuàng)新有著重大意義
    的頭像 發(fā)表于 12-27 11:41 ?660次閱讀

    研華科技推出SQRAM CXL 2.0 Type 3內(nèi)存模塊SQR-CX5N

    10月15日最新消息,研華科技(Advantech)于昨日正式揭曉了其最新研發(fā)的SQRAM CXL 2.0 Type 3 內(nèi)存模塊——SQR-CX5N。該模塊遵循EDSFF E3.S 2T標(biāo)準(zhǔn),擁有
    的頭像 發(fā)表于 10-15 15:28 ?330次閱讀