芯片設(shè)計中的人工智能未來會怎樣

很難想象人工智能不是硅芯片設(shè)計流程的一部分。由于智能現(xiàn)已集成到設(shè)計、驗證、測試和其他關(guān)鍵階段，工程師正在體驗生產(chǎn)力優(yōu)勢以及人類在典型項目時間表下無法單獨完成的結(jié)果。

我們是怎么到這里來的？我們該何去何從？

這些只是 Synopsys AI 架構(gòu)師小組在今年圣克拉拉舉行的 SNUG 硅谷 2023 會議上思考的幾個問題。該小組名為“人工智能設(shè)計業(yè)的興起——迄今為止的旅程和未來之路”，匯集了來自不同業(yè)務領(lǐng)域的專家，分享了迄今為止各自領(lǐng)域人工智能增強功能的概述，以及對接下來可能發(fā)生的事情的想法。Synopsys AI 戰(zhàn)略和系統(tǒng)團隊的高級經(jīng)理兼 SNUG 硅谷 AI 賽道負責人 Geetha Rangarajan 分享說，該小組的主要目標是討論 AI 如何幫助我們重新思考系統(tǒng)設(shè)計多個領(lǐng)域的“難題”，并激勵與會者創(chuàng)造性地思考利用 AI 驅(qū)動解決方案的可能性。請繼續(xù)閱讀，了解討論的亮點。

簡化復雜的芯片設(shè)計工作流程

隨著時間的推移，人工智能簡化了復雜的芯片設(shè)計工作流程，優(yōu)化了越來越大和復雜的搜索空間。事實上，Synopsys 等解決方案 DSO.ai? 使用強化學習來大規(guī)模擴展設(shè)計工作流程選項的探索，從而縮短設(shè)計時間，同時增強功耗、性能和面積 （PPA）。

來自Synopsys AI戰(zhàn)略和系統(tǒng)團隊的杰出架構(gòu)師Joe Walston提出了一個問題：AI可以幫助工程師解決整個系統(tǒng)堆棧中的復雜問題嗎？從計算設(shè)備到設(shè)備再到飛機，現(xiàn)代系統(tǒng)涵蓋了廣泛的應用。系統(tǒng)堆棧包括可能從 AI 中受益的軟件和硬件（物理）組件。有工作負載驅(qū)動的軟件，旨在處理與用戶、外部環(huán)境和系統(tǒng)內(nèi)其他組件的通信、數(shù)據(jù)處理和接口。然后是軟件驅(qū)動的架構(gòu)：硬件子系統(tǒng)旨在提供軟件所需的內(nèi)容（無論是機械、光學、半導體、電源還是傳感器）。

系統(tǒng)堆棧的每一層都有許多相應的問題需要回答。例如，在半導體子系統(tǒng)中，最先進的SoC包括多個處理器、復雜接口IP、數(shù)字/模擬邏輯、存儲器等。設(shè)計人員面臨著多種工作流程優(yōu)化挑戰(zhàn)，從微架構(gòu)選擇到平面圖優(yōu)化，再到物理設(shè)計、測試和制造方面的選擇。同樣，對于光學子系統(tǒng)，設(shè)計人員必須圍繞嵌入式電路、透鏡、探測器和光源做出決策。沃爾斯頓說，人工智能可以幫助重復的勘探工作，使工程師能夠更快地實現(xiàn)目標。

實現(xiàn)更快的驗證周轉(zhuǎn)時間

該公司EDA集團的Synopsys科學家Badri Gopalan提供了功能驗證方面的觀點。作為背景，他指出，驗證復雜性的增長速度快于摩爾定律。在當今的SoC中，有很多東西需要驗證：所有的邏輯，跨多個維度（如性能和功耗）的所有組合。驗證工程師如何發(fā)現(xiàn)更多錯誤，而這些錯誤恰好也更復雜？而且做得比以往任何時候都快？同時保持所需的結(jié)果質(zhì)量和結(jié)果成本？

正如Gopalan解釋的那樣，在RTL應用傳統(tǒng)的驗證解決方案通常會使工程師接近100%的覆蓋率。靜態(tài)驗證可能會發(fā)現(xiàn)大約 10% 的錯誤，盡管結(jié)果可能非常嘈雜，并且過程非常手動和費力。形式驗證可以檢測到另外 20% 的錯誤，模擬可能會發(fā)現(xiàn)另外 65% 的錯誤。仿真還涉及大量的手動工作，需要花費大量時間來調(diào)整測試平臺的約束和編寫手動測試。

在 2023 年 SNUG 硅谷大會上宣布的全新 Synopsys VSO.ai AI 驅(qū)動的驗證解決方案，通過識別和消除回歸中的冗余、自動化覆蓋根本原因分析以及從 RTL 和刺激中推斷覆蓋范圍，以確定覆蓋范圍差距并提供覆蓋范圍指導，幫助驗證團隊更快、更高質(zhì)量地實現(xiàn)收尾。

最大限度地減少測試模式數(shù)量，同時增加覆蓋范圍

半導體測試是另一個受益于人工智能的領(lǐng)域。在硅制造過程中，測試工程師必須驗證設(shè)計是否無缺陷，并且將按預期工作。內(nèi)存內(nèi)置自檢 （BIST）、壓縮 IP 和邏輯測試結(jié)構(gòu)是可用于測試邏輯的解決方案。傳感器也發(fā)揮著重要作用。通常，收集的數(shù)據(jù)會被分析并循環(huán)回整個設(shè)計周期以進行改進。

每一步，都需要對要優(yōu)化的參數(shù)做出決策。目標是使用盡可能少的測試模式進行測試以管理成本，Synopsys硬件分析和測試工程副總裁Fadi Maamari解釋說。在 2023 年硅谷 SNUG 大會上，新思科技宣布了一款使用 AI 優(yōu)化測試模式生成的新產(chǎn)品：新思科技 TSO.ai。TSO.ai 旨在 減少 所需 的 測試 模式 數(shù)量， 同時 增加 覆蓋 率 并 縮短 自動 測試 模式 生成 （ATPG） 周轉(zhuǎn) 時間， 可 智能 地 自動 執(zhí)行 ATPG 參數(shù) 調(diào)優(yōu)， 推動 一致 的、 針對 特定 設(shè)計 的 結(jié)果 質(zhì)量 優(yōu)化， 并 顯著 降低 測試 成本。

通過 AI 解鎖新機遇

人工智能目前只是觸及了電子設(shè)計領(lǐng)域可能產(chǎn)生的影響的表面。SNUG 硅谷 2023 的小組成員一致認為，隨著自然語言模型的興起，例如 ChatGPT 等人工智能聊天機器人中的自然語言模型，以及人工智能提供的其他機會，現(xiàn)在是進入該行業(yè)的激動人心的時刻。在推進自主設(shè)計、驗證和測試方面還有更多工作要做，還有更多領(lǐng)域需要增強。強大的電子設(shè)計自動化 （EDA） 技術(shù)與緊密集成的機器學習驅(qū)動循環(huán)相結(jié)合，可以成為一股強大的力量，使工程師能夠完成比以往更多的工作。

“隨著轉(zhuǎn)向FinFET節(jié)點，新的問題正在出現(xiàn)，”Synopsys Circuit Design&TCAD Solutions杰出架構(gòu)師Vuk Borich說。“雖然芯片更密集、更小，而且數(shù)量更多，但有一些規(guī)律性、一些模式和一些適合人工智能的東西。因此，我們預見到會有大量的創(chuàng)新。

僅看模擬設(shè)計，就可以確定可以從智能注入中受益的領(lǐng)域。正如鮑里奇所強調(diào)的：

必須執(zhí)行數(shù)十億次蒙特卡羅模擬來評估過程可變性。有沒有辦法使用人工智能減少這些模擬的時間和成本？

提取寄生效應數(shù)小時或數(shù)天。面對數(shù)百個設(shè)計參數(shù)和更長的迭代，人工智能能否縮短模擬設(shè)計收斂時間？

布局代表了大量的手動工作：人工智能能否簡化這一過程，尤其是在從事這項工作的人才供應有限的情況下？

除了電子系統(tǒng)之外，人工智能可以用更少的設(shè)計師干預加速融合的另一個領(lǐng)域是光學設(shè)計。光學設(shè)計是成像、汽車照明和光子 IC 等應用的關(guān)鍵使能技術(shù)。這些應用非常復雜，需要考慮大量變量和公差，這些變量和公差過去是用特殊工具處理的。人工智能有可能開啟共同優(yōu)化專業(yè)算法的新機會，光學解決方案團隊的Synopsys科學家William Cassarly解釋說。人工智能允許探索大部分設(shè)計空間，為現(xiàn)有算法提供新的起點，并減少處理離散案例所涉及的工作量。此外，人工智能提供了在完全不同的用例之間實現(xiàn)知識轉(zhuǎn)移的潛力，允許經(jīng)驗不足的設(shè)計師產(chǎn)生可能只有具有豐富經(jīng)驗的設(shè)計師才能考慮的結(jié)果。

隨著我們接近系統(tǒng)級別，硬件和軟件團隊之間的孤立知識使得啟動成為一項復雜且昂貴的工作。系統(tǒng)級可見性和自動化根本原因分析是加快上市時間的關(guān)鍵。Synopsys Systems Design Group的高級研發(fā)工程師Rachana Srivastava指出，人工智能可以實現(xiàn)自動化的系統(tǒng)級根本原因分析。在基于事件的知識圖譜中映射數(shù)據(jù)可以提供整個系統(tǒng)的可見性。在此數(shù)據(jù)上應用機器學習模型可以生成預測和信息挖掘的反饋循環(huán)，以生成更好的硅結(jié)果。

激動人心的時刻確實即將到來，因為工程師們正在設(shè)計新的方法，將人工智能和機器學習應用于整個系統(tǒng)堆棧的工作流程。滿足下一代應用的PPA和上市時間目標的設(shè)計只會變得更加復雜。人工智能可以提供工程團隊所需的生產(chǎn)力提升，同時幫助他們實現(xiàn)以前無法想象的成果。

審核編輯：郭婷