0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Chiplet規(guī)劃進(jìn)入高速檔

半導(dǎo)體產(chǎn)業(yè)縱橫 ? 來(lái)源:車(chē)輪上的電腦 ? 2023-06-02 14:27 ? 次閱讀

涉及Chiplet設(shè)計(jì)、制造、封裝和可觀察性的問(wèn)題都需要得到解決。

Chiplet開(kāi)始影響芯片設(shè)計(jì),盡管它們還不是主流,而且這種強(qiáng)化 IP 還不存在商業(yè)市場(chǎng)。

關(guān)于硅生命周期管理、表征和連接這些設(shè)備的最佳方式,以及如何處理不均勻老化和熱失配等問(wèn)題的討論正在進(jìn)行中。此外,隨著時(shí)間的推移,正在努力提高小芯片的可觀察性,這一點(diǎn)尤為重要,因?yàn)檫@些設(shè)備用于安全關(guān)鍵和任務(wù)關(guān)鍵型應(yīng)用程序。

所有這些問(wèn)題都需要解決才能實(shí)現(xiàn)廣泛采用,芯片行業(yè)已經(jīng)認(rèn)識(shí)到,摩爾定律的放慢與固定標(biāo)線片尺寸的結(jié)合將需要改變芯片的設(shè)計(jì)、制造和封裝方式。將許多應(yīng)用程序所需的所有功能裝入單個(gè) SoC 實(shí)際上是不可能的,現(xiàn)在的目標(biāo)是采用有序、可預(yù)測(cè)和可重復(fù)的方法來(lái)分解其中的許多組件。從理論上講,這將使設(shè)備更容易定制,加快上市時(shí)間,并避免對(duì)不需要它的組件進(jìn)行昂貴的擴(kuò)展,例如模擬功能。

然而,實(shí)現(xiàn)這一目標(biāo)需要解決一些復(fù)雜而棘手的問(wèn)題。一方面,它需要更好地觀察、監(jiān)控和分析包中的內(nèi)容。雖然將多個(gè)芯片放入一個(gè)封裝中的概念可以追溯到 1990 年代的多芯片模塊,但對(duì)于小芯片,芯片通常更小更薄,并且如何表征、測(cè)試和觀察它們的動(dòng)態(tài)已經(jīng)發(fā)生了顯著變化。

是德科技射頻/微波產(chǎn)品組合負(fù)責(zé)人 Nilesh Kamdar 表示:“過(guò)去,我們將這些模塊稱為多芯片模塊,它們?cè)诋?dāng)今的無(wú)線世界中非常流行?!薄澳隳闷鹑魏?a href="http://www.ttokpm.com/v/tag/11230/" target="_blank">智能手機(jī),智能手機(jī)的無(wú)線部分是一個(gè)前端模塊,由 20 到 30 個(gè)芯片擠在一個(gè)比指甲蓋還小的空間內(nèi)。這種情況在該行業(yè)至少已經(jīng)發(fā)生了十年,甚至更久。此外,一些航空航天和其他高頻問(wèn)題需要這種集成,所以我們過(guò)去也這樣做過(guò)?!?/p>

現(xiàn)在正在進(jìn)行的重大轉(zhuǎn)變涉及這種方法的更廣泛應(yīng)用,以及小芯片設(shè)計(jì)的改進(jìn),以及連接、測(cè)試和測(cè)量小芯片內(nèi)部發(fā)生的事情的標(biāo)準(zhǔn)方法,以及圍繞它們的高級(jí)封裝。

“汽車(chē)是正在發(fā)生變化的一個(gè)很好的例子,”Kamdar 說(shuō)?!霸谧罱囊淮螘?huì)議上,一家主要 OEM 的副總裁談到不能將數(shù)據(jù)中心放在汽車(chē)后座上,因?yàn)檫@就是今天擁有自動(dòng)駕駛汽車(chē)所需要的。如果你做更多的整合——如果你以某種方式讓電路板消失,所有的東西都擠在一起——也許我們可以垂直地把它擠進(jìn)汽車(chē)的后座。有許多類似的用例。如果考慮物理數(shù)據(jù)中心,小芯片的功率需求可能會(huì)更低。有很多好處,這就是今天推動(dòng)小芯片的原因?!?/p>

然而,這些變化看似復(fù)雜,業(yè)界可能需要對(duì)此進(jìn)行反思?!按笠?guī)模構(gòu)建小芯片是一種非常不同的模型,我們都需要重新評(píng)估我們的技能,”他說(shuō)我們需要重新評(píng)估組織是如何建立的以及架構(gòu)是如何發(fā)生的。我們需要重新評(píng)估系統(tǒng)設(shè)計(jì)師的角色。

在多小芯片設(shè)計(jì)的背景下,潛在交互的數(shù)量很大,而且在許多情況下,是特定于設(shè)計(jì)的。Synopsys EDA Group產(chǎn)品線管理高級(jí)總監(jiān) Shekhar Kapoor 表示:“如果你相信小芯片,你就必須相信它只會(huì)加劇整個(gè)設(shè)計(jì)和集成問(wèn)題?!薄靶⌒酒瑢?lái)自許多地方,許多來(lái)源。會(huì)有很多選擇,每個(gè)人都有很多選擇。最大的問(wèn)題是所有這些的當(dāng)前用法。大公司正在以定制和定制的方式做到這一點(diǎn)。但是如果你廣泛地進(jìn)行標(biāo)準(zhǔn)化,你怎么知道一個(gè)小芯片會(huì)適應(yīng)你正在嘗試構(gòu)建的產(chǎn)品的環(huán)境?”

盡管專注于 UCIe 和 Bunch of Wires 等標(biāo)準(zhǔn),但在系統(tǒng)環(huán)境中如何表征各個(gè)小芯片方面仍然存在細(xì)微差別?!澳阍趺凑娴闹浪母艣r?這就是更多監(jiān)控將出現(xiàn)的地方,這幾乎就像一個(gè)簽名,”Kapoor說(shuō)。“你可以閱讀它并了解它是否適合你的環(huán)境。鑒于該行業(yè)正朝著更多 chiplet 支持的方向發(fā)展,這將是一個(gè)核心考慮因素。更多的要求會(huì)出現(xiàn),更多的標(biāo)準(zhǔn)會(huì)出現(xiàn),這樣你就可以看到某些東西是否合適?!?/p>

還有其他挑戰(zhàn)需要克服。

“有了小芯片,所有高速信號(hào)都在封裝內(nèi),因此可觀察性更具挑戰(zhàn)性,”Cadence UCIe 產(chǎn)品線營(yíng)銷經(jīng)理 Sue Hung Fung說(shuō)?!斑@可以通過(guò)鏈接錯(cuò)誤檢查、眼睛掃描、BiST 等來(lái)完成,以獲得已知的良好芯片 (KGD)。測(cè)試方法都是圍繞這個(gè)構(gòu)建的。此外,擁有良好的鏈路健康監(jiān)控器將很有價(jià)值,而且不同供應(yīng)商提出了新的和不同的建議?!?/p>

關(guān)鍵是在封裝中的其余組件的上下文中監(jiān)控信號(hào)質(zhì)量,隨著更多功能被分解為小芯片,這變得更加困難。

“我們可以在數(shù)據(jù)傳輸過(guò)程中監(jiān)控這些信號(hào)和質(zhì)量嗎?訓(xùn)練技術(shù)在任務(wù)模式之前完成,以提高數(shù)據(jù)傳輸?shù)姆€(wěn)健性,”Hung Fung 指出?!安恍枰儆?xùn)練,因?yàn)樗鼤?huì)導(dǎo)致數(shù)據(jù)中斷。我們需要能夠持續(xù)監(jiān)控和報(bào)告每個(gè)車(chē)道,并在故障發(fā)生之前檢測(cè)到任何可能導(dǎo)致故障的事件。系統(tǒng)故障的預(yù)防和這些故障的修復(fù)包括冗余通道重新映射或其他檢測(cè)邊緣故障通道的修復(fù)方法。訓(xùn)練和持續(xù)監(jiān)控這些內(nèi)部小芯片信號(hào)是分析鏈路行為的挑戰(zhàn)。”

UCIe 的工作組正在尋求標(biāo)準(zhǔn)化一些這種可觀察性,以便擁有一個(gè)開(kāi)放的鏈接生態(tài)系統(tǒng)。但添加可觀察性和監(jiān)控也可能因垂直細(xì)分而有很大差異。

Synopsys EDA Group 產(chǎn)品線管理總監(jiān) Randy Fish 解釋說(shuō),由于沒(méi)有標(biāo)準(zhǔn)方法,而且可觀察性解決方案的商業(yè)供應(yīng)商很少,幾乎所有的解決方案都是定制的。“如果你進(jìn)入任何領(lǐng)先的半決賽,他們都會(huì)有所作為,”他說(shuō)?!皢?wèn)題是,是否存在圍繞多管芯的功能,這將迫使我們標(biāo)準(zhǔn)化以擁有用于監(jiān)控和調(diào)試的內(nèi)聚或一致的基礎(chǔ)設(shè)施——基本上是為了查看發(fā)生了什么,尤其是當(dāng)你從多個(gè)供應(yīng)商那里獲得多個(gè)管芯時(shí)。一些多管芯解決方案正在進(jìn)入汽車(chē)領(lǐng)域,它們確實(shí)關(guān)心諸如老化和這些管芯發(fā)生的情況等問(wèn)題。正如我們所知,它是高級(jí)節(jié)點(diǎn)。這不像你有 6 個(gè)死于 10 年的成熟技術(shù)。這些是歷史不長(zhǎng)的高級(jí)節(jié)點(diǎn)。因此,有許多因素迫使這種情況發(fā)生?!?/p>

小芯片還引入了一些有趣的對(duì)比。Keysight 的 Kamdar 指出,在最近的一次 CEO 小組討論中,其中一位小組成員表示,小芯片具有獨(dú)特的二分法。“一方面,每個(gè)小芯片都可以是一個(gè)獨(dú)立的 IP,你可以從 IP 供應(yīng)商那里采購(gòu),并以相對(duì)較低的成本、相對(duì)容易地將其集成到你的系統(tǒng)中。然而,你試圖建立的整個(gè)堆棧突然迫使你了解一切。以前,你可能只是說(shuō),我需要六樣?xùn)|西。我打算從 IP 供應(yīng)商那里購(gòu)買(mǎi)五個(gè)現(xiàn)成的,他們會(huì)弄清楚它需要什么。我將專注于一個(gè)。但現(xiàn)在你可能無(wú)法成功地做到這一點(diǎn)。你可能真的需要知道如何做所有這六件事,并弄清楚這一切是如何發(fā)生的,因?yàn)閱?wèn)題的復(fù)雜性剛剛上升。這可能會(huì)迫使該行業(yè)最初只允許大公司解決這個(gè)問(wèn)題。小型供應(yīng)商可能需要更長(zhǎng)的時(shí)間才能在這種環(huán)境中取得成功?!?/p>

盡管如此,要加速 chiplet 的集成和采用,需要不止一家公司

“Keysight 參加了 TSMC 研討會(huì),這是一個(gè)更公開(kāi)的活動(dòng),作為后續(xù)活動(dòng),有一個(gè)研討會(huì),只有 3D Fabric Alliance 的合作伙伴參加,”Kamdar 說(shuō)?!芭_(tái)積電一整天的開(kāi)始和結(jié)束都是在談?wù)撐覀冃枰绾喂餐鉀Q這個(gè)問(wèn)題,這得到了包括 AMD 和高通在內(nèi)的其他與會(huì)者的響應(yīng)。兩家公司的發(fā)言人都表示,沒(méi)有一家 EDA 公司知道如何自行解決小芯片問(wèn)題。整個(gè)行業(yè)必須共同努力?!?/p>

然而,說(shuō)起來(lái)容易做起來(lái)難?!白畲蟮膯?wèn)題是建立一個(gè)生態(tài)系統(tǒng),” Fraunhofer IIS 自適應(yīng)系統(tǒng)部工程高效電子部門(mén)負(fù)責(zé)人 Andy Heinig 說(shuō)?!胺庋b、芯片設(shè)計(jì)或 IP 都不是最大的問(wèn)題。更重要的是讓一切都到位。這是今天真正的挑戰(zhàn)。然后我們可以討論性能,因?yàn)槿魏涡⌒酒鉀Q方案都必須與現(xiàn)有解決方案競(jìng)爭(zhēng)。不過(guò),這有點(diǎn)像先有雞還是先有蛋的問(wèn)題,因?yàn)槟阈枰阅堋绕涫且驗(yàn)樾酒?SoC 解決方案更昂貴——但你不能專注于性能,因?yàn)槟惚仨毾茸屗\(yùn)行起來(lái)。

技術(shù)挑戰(zhàn)

小芯片的另一個(gè)關(guān)鍵問(wèn)題是散熱。這是特性的一部分,但它也高度依賴于用例、封裝選擇和整體系統(tǒng)級(jí)封裝架構(gòu)。

Cadence IP Group 產(chǎn)品營(yíng)銷副總裁 Rishi Chugh 表示:“對(duì)于 chiplets,設(shè)計(jì)中的邊緣性在考慮到最佳 PPA(目標(biāo)是激進(jìn)的 pj/bit 和海濱密度)的情況下很小,這在設(shè)計(jì) chiplet PHY 時(shí)至關(guān)重要?!薄翱煽啃允顷P(guān)鍵,篩選 KGD 以及使其獲得商業(yè)運(yùn)營(yíng)成功的可觀察性也是如此。CRC(循環(huán)冗余校驗(yàn))、眼圖掃描、BiST 和監(jiān)控電路等數(shù)據(jù)完整性方案在設(shè)計(jì)中實(shí)現(xiàn),以實(shí)現(xiàn)穩(wěn)健性,并且設(shè)計(jì)必須通過(guò)故障機(jī)制進(jìn)行超額配置,以確保數(shù)據(jù)線具有彈性?!?/p>

Chugh 補(bǔ)充說(shuō),UCIe 協(xié)議中有一整章專門(mén)介紹與 UCIe 協(xié)議相關(guān)的初始化和訓(xùn)練,其中涵蓋了協(xié)議的可觀察性方面。

此外,關(guān)于將可觀察性添加到系統(tǒng)中的實(shí)際基礎(chǔ)是最難的部分,還是改變圍繞這些概念的思考更困難,存在爭(zhēng)議。

“與其他東西相比,它實(shí)際上并沒(méi)有那么復(fù)雜,因?yàn)樗皇恰硪粋€(gè)要連接的塊。有觀察力,我們有能力追蹤事物,”Arteris IP解決方案和業(yè)務(wù)開(kāi)發(fā)副總裁 Frank Schirrmeister 說(shuō)?!坝脩粢呀?jīng)在要求從軟件角度查看寄存器之類的東西。所以現(xiàn)在的挑戰(zhàn)變成了讓這些寄存器在 NoC 中可用。從 NoC 的角度來(lái)看,有協(xié)議本身,如 CHI、ACE、AMBA、OCP 或其他協(xié)議,這些是語(yǔ)言的機(jī)制——它們?nèi)绾谓徽勔约叭绾谓换ァT?NoC 中,協(xié)議更復(fù)雜,事情會(huì)在多個(gè)周期內(nèi)發(fā)生,所以你需要等待響應(yīng),你把事情放在管道中。”

在將小芯片拼接在一起時(shí),這一點(diǎn)變得尤為重要?!拔胰绾未_保我有足夠的空間來(lái)容納這個(gè)看起來(lái)像數(shù)據(jù)的計(jì)算實(shí)體,它實(shí)際上并沒(méi)有為即時(shí)函數(shù)增加任何價(jià)值?”Picocom 的首席架構(gòu)師 Gajinder Panesar 問(wèn)道?!傲硗?,我可能不是監(jiān)控專家,但我知道我需要它。所以我需要這樣的東西:只需按下那個(gè)按鈕?!崩硐肭闆r下,我們應(yīng)該觀察 CPU 性能的行為,然后動(dòng)態(tài)調(diào)整內(nèi)核的某些方面以獲得更好的性能?!?/p>

尚未開(kāi)發(fā)的部分之一是設(shè)備的動(dòng)態(tài)控制,以及可以在其生命周期內(nèi)進(jìn)行的調(diào)整。

Siemens Digital Industries Software的 Tessent 集團(tuán)產(chǎn)品營(yíng)銷總監(jiān) Lee Harrison 說(shuō):“假設(shè)我們有能力預(yù)先對(duì)所有內(nèi)容進(jìn)行建模?!薄拔覀円呀?jīng)內(nèi)置了所有監(jiān)視器來(lái)執(zhí)行系統(tǒng)內(nèi)的事情,但它正在關(guān)閉這個(gè)循環(huán)。對(duì)于較新的幾何形狀,要真正優(yōu)化我們?nèi)绾握{(diào)整設(shè)備的各種參數(shù)以擴(kuò)展可靠性,還有很多學(xué)習(xí)要做。關(guān)閉生命系統(tǒng)循環(huán)的部分是具有巨大價(jià)值的地方。然而,仍有工作要做。

改變責(zé)任角色

商業(yè)小芯片增加了另一個(gè)棘手的問(wèn)題,即當(dāng)觀察到意外或出錯(cuò)時(shí)由誰(shuí)負(fù)責(zé)。

“如果我是芯片制造商,我會(huì)制造芯片,然后可能會(huì)通過(guò)OSAT進(jìn)行測(cè)試,”Expedera營(yíng)銷副總裁 Paul Karazuba 說(shuō)?!拔铱赡軙?huì)將 ASE 用作封裝廠,但我會(huì)以我的名字和保修單出售它。當(dāng)我們有小芯片時(shí),它會(huì)變得有趣。在我們關(guān)于 chiplet 的所有會(huì)議中,總是會(huì)提出誰(shuí)將負(fù)責(zé)什么的問(wèn)題。假設(shè)我要制作一個(gè) AI 小芯片,然后我將其銷售到一個(gè)系統(tǒng)中,并與其他六家公司的小芯片一起打包。哪家公司會(huì)保修?哪家公司會(huì)為其提供服務(wù)?目前還沒(méi)有真正的共識(shí)。”

Karazuba 說(shuō),工作想法是名稱在包裹外面的公司將負(fù)責(zé)?!澳羌夜究赡軙?huì)最終負(fù)責(zé)為客戶提供服務(wù),但它帶來(lái)了小芯片制造商需要提供的另一層服務(wù),這將很有趣。大約在 2000 年,英特爾-微軟-戴爾三角關(guān)系中的每個(gè)人都互相指責(zé)?!?/p>

如果基板或物理互連有缺陷會(huì)怎樣?

“從測(cè)試的角度來(lái)看,小芯片可能測(cè)試得非常好,”Karazuba 說(shuō)?!暗钱?dāng)存在物理互連問(wèn)題時(shí),小芯片制造商與多芯片模塊制造商相比如何理解這一點(diǎn)?這會(huì)很有趣。解決這些問(wèn)題的唯一方法是反復(fù)試驗(yàn)。作為半導(dǎo)體制造商,我們可以設(shè)計(jì)盡可能多的法律合同,但我們正處于未知領(lǐng)域,事情將不得不進(jìn)行調(diào)整。支持模型將不得不進(jìn)行調(diào)整,以反映單片硅不再是半導(dǎo)體銷售的主要工具的新現(xiàn)實(shí)。”

Synopsys 的 Kapoor 已經(jīng)在生態(tài)系統(tǒng)中看到了反映?!耙恢倍加猩鷳B(tài)系統(tǒng),但無(wú)論你身在何處,你活躍的生態(tài)系統(tǒng)都可能是圍繞它的下一個(gè)圈子。如果你是做設(shè)計(jì)的,你只關(guān)心代工廠的設(shè)計(jì)規(guī)則和設(shè)計(jì)規(guī)則手冊(cè)。當(dāng)你談?wù)撔⌒酒瑫r(shí),情況正在發(fā)生變化。即使有了設(shè)計(jì),現(xiàn)在你比以往任何時(shí)候都更多地考慮測(cè)試。你正在與Advantest和Teradyne交談。即使你只是一名設(shè)計(jì)師,你也必須從 ATPG 的角度弄清楚你需要放入什么以及如何對(duì)其進(jìn)行測(cè)試。相關(guān)的生態(tài)系統(tǒng)規(guī)模正在增加?!?/p>

盡管如此,該行業(yè)別無(wú)選擇,只能解決這些問(wèn)題。“我們談到了小芯片市場(chǎng)。你將能夠拉出模具并準(zhǔn)備就緒。我們離那個(gè)目標(biāo)還很遠(yuǎn),但是關(guān)于我們需要實(shí)現(xiàn)的目標(biāo),這些步驟正變得越來(lái)越清晰。連通性是基礎(chǔ)。UCIe 標(biāo)準(zhǔn)是必須的,隨之而來(lái)的是你必須建立的從連接角度來(lái)看的協(xié)議和規(guī)則。接下來(lái)是非常明確定義的模型。我們正在談?wù)摰奶魬?zhàn)受到熱量的影響,特別是和功率。圍繞它已經(jīng)存在一些標(biāo)準(zhǔn),我們將從連接到特征化模型,這樣我們就可以更可靠地使用它。然后我們需要某種簽名,這是我們可以從可測(cè)試性的角度來(lái)看壽命以及所有裸片將如何發(fā)生不同變化的地方?!?/p>

所有這些的輸入將來(lái)自芯片和系統(tǒng)監(jiān)視器,它們也需要基于標(biāo)準(zhǔn)。





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • EDA工具
    +關(guān)注

    關(guān)注

    4

    文章

    264

    瀏覽量

    31535
  • SoC設(shè)計(jì)
    +關(guān)注

    關(guān)注

    1

    文章

    147

    瀏覽量

    18716
  • CRC校驗(yàn)
    +關(guān)注

    關(guān)注

    0

    文章

    84

    瀏覽量

    15146
  • chiplet
    +關(guān)注

    關(guān)注

    6

    文章

    404

    瀏覽量

    12513

原文標(biāo)題:Chiplet 規(guī)劃進(jìn)入高速檔

文章出處:【微信號(hào):ICViews,微信公眾號(hào):半導(dǎo)體產(chǎn)業(yè)縱橫】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    剖析 Chiplet 時(shí)代的布局規(guī)劃演進(jìn)

    來(lái)源:芝能芯芯 半導(dǎo)體行業(yè)的不斷進(jìn)步和技術(shù)的發(fā)展,3D-IC(三維集成電路)和異構(gòu)芯片設(shè)計(jì)已成為提高性能的關(guān)鍵途徑。然而,這種技術(shù)進(jìn)步伴隨著一系列新的挑戰(zhàn),尤其是在熱管理和布局規(guī)劃方面。 我們探討
    的頭像 發(fā)表于 08-06 16:37 ?171次閱讀
    剖析 <b class='flag-5'>Chiplet</b> 時(shí)代的布局<b class='flag-5'>規(guī)劃</b>演進(jìn)

    光耦abc哪個(gè)好用

    和C。這篇文章將詳細(xì)介紹這三種光耦的特點(diǎn)和使用情況。 首先,我們來(lái)看A光耦。A光耦是一種常見(jiàn)的光耦型號(hào),它具有可靠性高、噪聲低和速度快的優(yōu)點(diǎn)。這使得它在許多應(yīng)用中都非常適用,特別是在需要
    的頭像 發(fā)表于 04-01 18:25 ?2271次閱讀

    示波器探頭x1和x10,分別在什么情況下使用?

    ▼點(diǎn)擊名片,關(guān)注公眾號(hào)▼ 一、釋義 X1,表示信號(hào)沒(méi)有經(jīng)過(guò)衰減直接進(jìn)入示波器; X10,表示信號(hào)衰減10倍后進(jìn)入示波器。 -v211021 二、探頭原理 下圖為示波器探頭等效電路
    的頭像 發(fā)表于 03-27 08:38 ?1766次閱讀
    示波器探頭x1和x10<b class='flag-5'>檔</b>,分別在什么情況下使用?

    Chiplet是否也走上了集成競(jìng)賽的道路?

    Chiplet會(huì)將SoC分解成微小的芯片,各公司已開(kāi)始產(chǎn)生新的想法、工具和“Chiplet平臺(tái)”,旨在將這些Chiplet橫向或縱向組裝成先進(jìn)的SiP(system-in- package)形式。
    的頭像 發(fā)表于 02-23 10:35 ?710次閱讀
    <b class='flag-5'>Chiplet</b>是否也走上了集成競(jìng)賽的道路?

    什么是Chiplet技術(shù)?

    什么是Chiplet技術(shù)?Chiplet技術(shù)是一種在半導(dǎo)體設(shè)計(jì)和制造中將大型芯片的不同功能分解并分散實(shí)現(xiàn)在多個(gè)較小和專用的芯片(Chiplets)上的方法。這些較小的芯片隨后通過(guò)高速互連方式集成到一個(gè)封裝中,共同實(shí)現(xiàn)全功能的芯片
    的頭像 發(fā)表于 01-25 10:43 ?1428次閱讀
    什么是<b class='flag-5'>Chiplet</b>技術(shù)?

    Chiplet技術(shù)對(duì)英特爾和臺(tái)積電有哪些影響呢?

    Chiplet,又稱芯片堆疊,是一種模塊化的半導(dǎo)體設(shè)計(jì)和制造方法。由于集成電路(IC)設(shè)計(jì)的復(fù)雜性不斷增加、摩爾定律的挑戰(zhàn)以及多樣化的應(yīng)用需求,Chiplet技術(shù)應(yīng)運(yùn)而生。
    的頭像 發(fā)表于 01-23 10:49 ?715次閱讀
    <b class='flag-5'>Chiplet</b>技術(shù)對(duì)英特爾和臺(tái)積電有哪些影響呢?

    2023年Chiplet發(fā)展進(jìn)入新階段,半導(dǎo)體封測(cè)、IP企業(yè)多次融資

    電子發(fā)燒友網(wǎng)報(bào)道(文/劉靜)半導(dǎo)體行業(yè)進(jìn)入“后摩爾時(shí)代”,Chiplet新技術(shù)成為突破芯片算力和集成度瓶頸的關(guān)鍵。隨著技術(shù)的不斷進(jìn)步,先進(jìn)封裝、IC載板、半導(dǎo)體IP等環(huán)節(jié)廠商有望不斷獲益
    的頭像 發(fā)表于 01-17 01:18 ?1842次閱讀
    2023年<b class='flag-5'>Chiplet</b>發(fā)展<b class='flag-5'>進(jìn)入</b>新階段,半導(dǎo)體封測(cè)、IP企業(yè)多次融資

    Chiplet成大芯片設(shè)計(jì)主流方式,開(kāi)啟IP復(fù)用新模式

    電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)Chiplet又稱“小芯片”或“芯?!?,它是將一個(gè)功能豐富且面積較大的芯片裸片(die)拆分成多個(gè)芯粒(chiplet)。Chiplet技術(shù)讓芯片從設(shè)計(jì)之初就按
    的頭像 發(fā)表于 01-12 00:55 ?1832次閱讀

    什么是Chiplet技術(shù)?Chiplet技術(shù)有哪些優(yōu)缺點(diǎn)?

    Chiplet技術(shù)是一種將集成電路設(shè)計(jì)和制造的方法,其中一個(gè)芯片被分割成多個(gè)較小的獨(dú)立單元,這些單元通常被稱為“chiplets”。每個(gè)chiplet可以包含特定的功能塊、處理器核心、內(nèi)存單元或其他
    的頭像 發(fā)表于 01-08 09:22 ?4408次閱讀

    Chiplet真的那么重要嗎?Chiplet是如何改變半導(dǎo)體的呢?

    2019年以來(lái),半導(dǎo)體行業(yè)逐漸轉(zhuǎn)向新的芯片設(shè)計(jì)理念:chiplet 。從表面上看,這似乎是一個(gè)相當(dāng)小的變化,因?yàn)檎嬲l(fā)生的只是芯片被分成更小的部分。
    的頭像 發(fā)表于 11-27 10:48 ?718次閱讀

    互聯(lián)與chiplet,技術(shù)與生態(tài)同行

    作為近十年來(lái)半導(dǎo)體行業(yè)最火爆、影響最深遠(yuǎn)的技術(shù),Chiplet 在本質(zhì)上是一種互聯(lián)方式。在微觀層面,當(dāng)開(kāi)發(fā)人員將大芯片分割為多個(gè)芯粒單元后,假如不能有效的連接起來(lái),Chiplet 也就無(wú)從談起。在片間和集群間層面,互聯(lián)之于 Chiple
    的頭像 發(fā)表于 11-25 10:10 ?799次閱讀

    Chiplet可以讓SoC設(shè)計(jì)變得更容易嗎?

    理想情況下,chiplet可以像搭積木一樣組合成現(xiàn)成的產(chǎn)品,無(wú)需使用EDA工具。
    的頭像 發(fā)表于 11-09 11:48 ?376次閱讀

    Chiplet需求飆升 為何chiplet產(chǎn)能無(wú)法迅速提高?

    制造2D和2.5D multi-die的技術(shù)已存在了近十年。然而,在Generative AI時(shí)代來(lái)臨之前,chiplet的需求一直萎靡不振
    的頭像 發(fā)表于 10-23 15:11 ?751次閱讀
    <b class='flag-5'>Chiplet</b>需求飆升 為何<b class='flag-5'>chiplet</b>產(chǎn)能無(wú)法迅速提高?

    Chiplet主流封裝技術(shù)都有哪些?

    Chiplet主流封裝技術(shù)都有哪些?? 隨著處理器和芯片設(shè)計(jì)的發(fā)展,芯片的封裝技術(shù)也在不斷地更新和改進(jìn)。Chiplet是一種新型的封裝技術(shù),它可以將不同的芯片功能模塊制造在不同的芯片中,并通過(guò)
    的頭像 發(fā)表于 09-28 16:41 ?1742次閱讀

    彎道超車(chē)的Chiplet與先進(jìn)封裝有什么關(guān)聯(lián)呢?

    Chiplet也稱芯粒,通俗來(lái)說(shuō)Chiplet模式是在摩爾定律趨緩下的半導(dǎo)體工藝發(fā)展方向之一,是將不同功能芯片裸片的拼搭
    發(fā)表于 09-28 11:43 ?855次閱讀
    彎道超車(chē)的<b class='flag-5'>Chiplet</b>與先進(jìn)封裝有什么關(guān)聯(lián)呢?