0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

芯片里面百萬億的晶體管是怎么裝進去的?

jt_rfid5 ? 來源:ittbank ? 2023-06-02 14:48 ? 次閱讀

要想造個芯片, 首先, 你得畫出來一個長這樣的玩意兒給Foundry (外包的晶圓制造公司)

(此處擔心有版權問題… 畢竟我也是拿別人錢干活的苦逼phd… 就不放全電路圖了… 大家看看就好, 望理解?。?/p>

8e4255f8-fc59-11ed-90ce-dac502259ad0.jpg


再放大...

8e5086be-fc59-11ed-90ce-dac502259ad0.png


我們終于看到一個門電路啦! 這是一個NAND Gate(與非門), 大概是這樣:

8e5b2146-fc59-11ed-90ce-dac502259ad0.jpg


A, B 是輸入, Y是輸出.

其中藍色的是金屬1層, 綠色是金屬2層, 紫色是金屬3層, 粉色是金屬4層...

晶體管(更正, 題主的"晶體管" 自199X年以后已經(jīng)主要是 MOSFET, 即場效應管了 ) 呢?

仔細看圖, 看到里面那些白色的點嗎? 那是襯底, 還有一些綠色的邊框? 那些是Active Layer (也即摻雜層.)

然后Foundry是怎么做的呢? 大體上分為以下幾步:

首先搞到一塊圓圓的硅晶圓, (就是一大塊晶體硅, 打磨的很光滑, 一般是圓的)

圖片按照生產(chǎn)步驟排列. 但是步驟總結單獨寫出.

1、濕洗 (用各種試劑保持硅晶圓表面沒有雜質)

2、光刻 (用紫外線透過蒙版照射硅晶圓, 被照到的地方就會容易被洗掉, 沒被照到的地方就保持原樣. 于是就可以在硅晶圓上面刻出想要的圖案. 注意, 此時還沒有加入雜質, 依然是一個硅晶圓. )

3、 離子注入 (在硅晶圓不同的位置加入不同的雜質, 不同雜質根據(jù)濃度/位置的不同就組成了場效應管.)

4.1、干蝕刻 (之前用光刻出來的形狀有許多其實不是我們需要的,而是為了離子注入而蝕刻的. 現(xiàn)在就要用等離子體把他們洗掉, 或者是一些第一步光刻先不需要刻出來的結構, 這一步進行蝕刻).

4.2、濕蝕刻 (進一步洗掉, 但是用的是試劑, 所以叫濕蝕刻).--- 以上步驟完成后, 場效應管就已經(jīng)被做出來啦~ 但是以上步驟一般都不止做一次, 很可能需要反反復復的做, 以達到要求. ---

5、等離子沖洗 (用較弱的等離子束轟擊整個芯片)

6、熱處理, 其中又分為:

6.1、快速熱退火 (就是瞬間把整個片子通過大功率燈啥的照到1200攝氏度以上, 然后慢慢地冷卻下來, 為了使得注入的離子能更好的被啟動以及熱氧化)

6.2、退火

6.3、熱氧化 (制造出二氧化硅, 也即場效應管的柵極(gate) )

7、化學氣相淀積(CVD), 進一步精細處理表面的各種物質

8、物理氣相淀積 (PVD), 類似, 而且可以給敏感部件加coating

9、分子束外延 (MBE) 如果需要長單晶的話就需要這個..

10、電鍍處理

11、化學/機械 表面處理然后芯片就差不多了, 接下來還要:

12、晶圓測試

13、晶圓打磨就可以出廠封裝了.我們來一步步看:

就可以出廠封裝了.我們來一步步看:

8e6e3240-fc59-11ed-90ce-dac502259ad0.png


1、上面是氧化層, 下面是襯底(硅) -- 濕洗

8e7cb964-fc59-11ed-90ce-dac502259ad0.png


2、一般來說, 先對整個襯底注入少量(10^10 ~ 10^13 / cm^3) 的P型物質(最外層少一個電子), 作為襯底 -- 離子注入

8e8489a0-fc59-11ed-90ce-dac502259ad0.png


3、先加入Photo-resist, 保護住不想被蝕刻的地方 -- 光刻

8e8b8264-fc59-11ed-90ce-dac502259ad0.png


4、上掩膜! (就是那個標注Cr的地方. 中間空的表示沒有遮蓋, 黑的表示遮住了.) -- 光刻

8e942a4a-fc59-11ed-90ce-dac502259ad0.png


5、紫外線照上去... 下面被照得那一塊就被反應了 -- 光刻

8e9f6068-fc59-11ed-90ce-dac502259ad0.png


6、撤去掩膜. -- 光刻

8ea90866-fc59-11ed-90ce-dac502259ad0.png


7、把暴露出來的氧化層洗掉, 露出硅層(就可以注入離子了) -- 光刻

8eb13d1a-fc59-11ed-90ce-dac502259ad0.png


8、把保護層撤去. 這樣就得到了一個準備注入的硅片. 這一步會反復在硅片上進行(幾十次甚至上百次). -- 光刻

8ebbc046-fc59-11ed-90ce-dac502259ad0.png


9、然后光刻完畢后, 往里面狠狠地插入一塊少量(10^14 ~ 10^16 /cm^3) 注入的N型物質就做成了一個N-well (N-井) -- 離子注入

8ec51272-fc59-11ed-90ce-dac502259ad0.png


10、用干蝕刻把需要P-well的地方也蝕刻出來. 也可以再次使用光刻刻出來. -- 干蝕刻

8ed07a72-fc59-11ed-90ce-dac502259ad0.png


11、上圖將P-型半導體上部再次氧化出一層薄薄的二氧化硅. -- 熱處理

8ed8c07e-fc59-11ed-90ce-dac502259ad0.png


12、用分子束外延處理長出的一層多晶硅, 該層可導電 -- 分子束外延

8ee19cf8-fc59-11ed-90ce-dac502259ad0.png


13、進一步的蝕刻, 做出精細的結構. (在退火以及部分CVD) -- 重復3-8光刻 + 濕蝕刻13 進一步的蝕刻, 做出精細的結構. (在退火以及部分CVD) -- 重復3-8光刻 + 濕蝕刻

8eea53de-fc59-11ed-90ce-dac502259ad0.png


14、再次狠狠地插入大量(10^18 ~ 10^20 / cm^3) 注入的P/N型物質, 此時注意MOSFET已經(jīng)基本成型. -- 離子注入

8ef5d2d6-fc59-11ed-90ce-dac502259ad0.png


15、用氣相積淀 形成的氮化物層 -- 化學氣相積淀

8eff23d6-fc59-11ed-90ce-dac502259ad0.png


16、將氮化物蝕刻出溝道 -- 光刻 + 濕蝕刻

8f06c58c-fc59-11ed-90ce-dac502259ad0.png


17、物理氣相積淀長出 金屬層 -- 物理氣相積淀

8f0db928-fc59-11ed-90ce-dac502259ad0.png


18、將多余金屬層蝕刻. 光刻 + 濕蝕刻重復 17-18 長出每個金屬層哦對了... 最開始那個芯片, 大小大約是1.5mm x 0.8mm

啊~~ 找到一本關于光刻的書, 更新一下, 之前的回答有謬誤..
書名:<< IC Fabrication Technology >> By BOSE

細說一下光刻. 題主問了: 小于頭發(fā)絲直徑的操作會很困難, 所以光刻(比如說100nm)是怎么做的呢?

比如說我們要做一個100nm的門電路(90nm technology), 那么實際上是這樣的:

8f13207a-fc59-11ed-90ce-dac502259ad0.png


這層掩膜是第一層, 大概是10倍左右的Die Size有兩種方法制作: Emulsion Mask 和 Metal MaskEmulsion Mask:

8f1c68d8-fc59-11ed-90ce-dac502259ad0.png


這貨分辨率可以達到 2000line / mm (其實挺差勁的... 所以sub-micron ,也即um級別以下的 VLSI不用... )這貨分辨率可以達到 2000line / mm (其實挺差勁的... 所以sub-micron ,也即um級別以下的 VLSI不用... )制作方法: 首先: 需要在Rubylith (不會翻譯...) 上面刻出一個比想要的掩膜大個20倍的形狀 (大概是真正制作尺寸的200倍), 這個形狀就可以用激光什么的刻出來, 只需要微米級別的刻度.
8f226b3e-fc59-11ed-90ce-dac502259ad0.png
然后:

8f2859a4-fc59-11ed-90ce-dac502259ad0.png


給!它!照!相! , 相片就是Emulsion Mask! 給!它!照!相! , 相片就是Emulsion Mask! 如果要拍的"照片"太大, 也有分區(qū)域照的方法. Metal Mask:

8f30b07c-fc59-11ed-90ce-dac502259ad0.png


制作過程: 1、先做一個Emulsion Mask, 然后用Emulsion Mask以及我之前提到的17-18步做Metal Mask! 瞬間有種Recursion的感覺有木有!!!

2、Electron beam:

大概長這樣

8f3601ee-fc59-11ed-90ce-dac502259ad0.png


制作的時候移動的是底下那層. 電子束不移動.

就像打印機一樣把底下打一遍.

好處是精度特別高, 目前大多數(shù)高精度的(<100nm技術)都用這個掩膜. 壞處是太慢...

做好掩膜后:

Feature Size = k*lamda / NA

k一般是0.4, 跟制作過程有關; lamda是所用光的波長; NA是從芯片看上去, 放大鏡的倍率.

以目前的技術水平, 這個公式已經(jīng)變了, 因為隨著Feature Size減小, 透鏡的厚度也是一個問題了

Feature Size = k * lamda / NA^2

恩.. 所以其實掩膜可以做的比芯片大一些. 至于具體制作方法, 一般是用高精度計算機探針 + 激光直接刻板. Photomask(掩膜) 的材料選擇一般也比硅晶片更加靈活, 可以采用很容易被激光汽化的材料進行制作.

這個光刻的方法絕壁是個黑科技一般的點! 直接把Lamda縮小了一個量級, With no extra cost! 你們說吼不吼啊!

Food for Thought: Wikipedia上面關于掩膜的版面給出了這樣一幅圖, 假設用這樣的掩膜最后做出來會是什么形狀呢?

8f439426-fc59-11ed-90ce-dac502259ad0.png


于是還沒有人理Food for thought...

附圖的步驟在每幅圖的下面標注, 一共18步.

最終成型大概長這樣:

8f4b4aea-fc59-11ed-90ce-dac502259ad0.jpg


其中, 步驟1-15 屬于 前端處理 (FEOL), 也即如何做出場效應管

步驟16-18 (加上許許多多的重復) 屬于后端處理 (BEOL) , 后端處理主要是用來布線. 最開始那個大芯片里面能看到的基本都是布線! 一般一個高度集中的芯片上幾乎看不見底層的硅片, 都會被布線遮擋住.

SOI (Silicon-on-Insulator) 技術:

傳統(tǒng)CMOS技術的缺陷在于: 襯底的厚度會影響片上的寄生電容, 間接導致芯片的性能下降. SOI技術主要是將 源極/漏極 和 硅片襯底分開, 以達到(部分)消除寄生電容的目的.

傳統(tǒng):

8f568464-fc59-11ed-90ce-dac502259ad0.png


SOI:

8f602c26-fc59-11ed-90ce-dac502259ad0.png


制作方法主要有以下幾種(主要在于制作硅-二氧化硅-硅的結構, 之后的步驟跟傳統(tǒng)工藝基本一致.)1. 高溫氧化退火:

8f688fba-fc59-11ed-90ce-dac502259ad0.png


在硅表面離子注入一層氧離子層

8f6eb462-fc59-11ed-90ce-dac502259ad0.png


等氧離子滲入硅層, 形成富氧層

8f793e46-fc59-11ed-90ce-dac502259ad0.png


高溫退火

8f7ffc68-fc59-11ed-90ce-dac502259ad0.png


成型.

或者是2. Wafer Bonding(用兩塊! )不是要做夾心餅干一樣的結構嗎? 爺不差錢! 來兩塊!

8f85bfb8-fc59-11ed-90ce-dac502259ad0.png


來兩塊!

8f8d07f0-fc59-11ed-90ce-dac502259ad0.png


對硅2進行表面氧化

8f928158-fc59-11ed-90ce-dac502259ad0.png


對硅2進行氫離子注入對硅2進行氫離子注入

8f9819c4-fc59-11ed-90ce-dac502259ad0.png


翻面

8fae8ace-fc59-11ed-90ce-dac502259ad0.png


將氫離子層處理成氣泡層將氫離子層處理成氣泡層

8fb8815a-fc59-11ed-90ce-dac502259ad0.png


切割掉多余部分切割掉多余部分

8fbcd37c-fc59-11ed-90ce-dac502259ad0.png


成型! + 再利用

8fc108f2-fc59-11ed-90ce-dac502259ad0.jpg


光刻

8fc84cca-fc59-11ed-90ce-dac502259ad0.jpg


離子注入離子注入

8fd29ce8-fc59-11ed-90ce-dac502259ad0.png


微觀圖長這樣:

8fde5362-fc59-11ed-90ce-dac502259ad0.jpg


再次光刻+蝕刻

8fe6dd52-fc59-11ed-90ce-dac502259ad0.png


撤去保護, 中間那個就是Fin撤去保護, 中間那個就是Fin

8fef0928-fc59-11ed-90ce-dac502259ad0.png


門部位的多晶硅/高K介質生長門部位的多晶硅/高K介質生長

8ff7e7dc-fc59-11ed-90ce-dac502259ad0.jpg


門部位的氧化層生長門部位的氧化層生長

9000c712-fc59-11ed-90ce-dac502259ad0.png


長成這樣

9008708e-fc59-11ed-90ce-dac502259ad0.jpg


源極 漏極制作(光刻+ 離子注入)

9012d448-fc59-11ed-90ce-dac502259ad0.jpg


初層金屬/多晶硅貼片

901c87ea-fc59-11ed-90ce-dac502259ad0.jpg


蝕刻+成型

90268cd6-fc59-11ed-90ce-dac502259ad0.jpg


物理氣相積淀長出表面金屬層(因為是三維結構, 所有連線要在上部連出)

902e7752-fc59-11ed-90ce-dac502259ad0.jpg


機械打磨(對! 不打磨會導致金屬層厚度不一致)

9035d25e-fc59-11ed-90ce-dac502259ad0.jpg


成型! 成型!

9044944c-fc59-11ed-90ce-dac502259ad0.jpg


連線

大概就是醬紫...

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    450

    文章

    49636

    瀏覽量

    417224
  • 電路
    +關注

    關注

    171

    文章

    5747

    瀏覽量

    171210
  • 晶體管
    +關注

    關注

    77

    文章

    9502

    瀏覽量

    136948

原文標題:【半導光電】芯片里面百萬億的晶體管是怎么裝進去的?

文章出處:【微信號:今日光電,微信公眾號:今日光電】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    芯片百萬億晶體管是怎么來的?

    傳統(tǒng)CMOS技術的缺陷在于: 襯底的厚度會影響片上的寄生電容, 間接導致芯片的性能下降。 SOI技術主要是將 源極/漏極 和 硅片襯底分開, 以達到(部分)消除寄生電容的目的。
    發(fā)表于 05-23 09:29 ?944次閱讀
    <b class='flag-5'>芯片</b>的<b class='flag-5'>百萬億</b>的<b class='flag-5'>晶體管</b>是怎么來的?

    Multisim里面雪崩晶體管的過壓擊穿怎么放著

    求大神相助,Multisim里面雪崩晶體管的過壓擊穿怎么放著那,當我設的電壓已經(jīng)大于了Vcbo滯后還是不見晶體管導通。
    發(fā)表于 08-08 10:42

    概述晶體管

    晶體管的代表形狀晶體管分類圖:按照該分類,掌握其種類1. 按結構分類根據(jù)工作原理不同分類,分為雙極晶體管和單極晶體管。雙極晶體管雙是指Bi(
    發(fā)表于 05-05 01:31

    晶體管晶圓芯片

    供應晶圓芯片,型號有: 可控硅, 中、大功率晶體管,13000系列晶體管,達林頓晶體管,高頻小信號晶體管,開關二極
    發(fā)表于 02-17 16:24

    芯片里面100多億晶體管是如何實現(xiàn)的

      如今隨著芯片制程的不斷提升,芯片中可以有100多億個晶體管,如此之多的晶體管,究竟是如何安上去的呢?  這是一個Top-down View 的SEM照片,可以非常清晰的看見CPU內
    發(fā)表于 07-07 11:36

    什么是晶體管 晶體管的分類及主要參數(shù)

    晶體管是通常用于放大器或電控開關的半導體器件。晶體管是調節(jié)計算機、移動電話和所有其他現(xiàn)代電子電路運行的基本構件。由于其高響應和高精度,晶體管可用于各種數(shù)字和模擬功能,包括放大器、開關、穩(wěn)壓器、信號
    發(fā)表于 02-03 09:36

    晶體管是怎么生產(chǎn)出來的_芯片晶體管怎么種植

    本文主要闡述了晶體管的生產(chǎn)方法及芯片晶體管的種植教程。
    發(fā)表于 03-14 10:22 ?1.4w次閱讀

    一個芯片集成多少晶體管

    大家都知道芯片使由晶體管構成的,一個芯片由小到幾十,大到超百億晶體管構成。像華為麒麟990芯片,就是由103億顆
    的頭像 發(fā)表于 12-14 13:49 ?1.8w次閱讀

    中國企業(yè)500強營收總額首超百萬億 較上年增長14.08%

    中國企業(yè)500強營收總額首超百萬億 較上年增長14.08% 中國企業(yè)500強發(fā)展取得新突破,萬億元級企業(yè)首次突破10家,中國企業(yè)500強營收總額首超百萬億。 根據(jù)中國企業(yè)聯(lián)合會、中國企業(yè)
    的頭像 發(fā)表于 09-08 17:11 ?1556次閱讀

    芯片上如何集成晶體管 晶體管的結構特點有哪些

    芯片上集成晶體管的方法有很多,其中最常用的是封裝技術,即將晶體管封裝在芯片上,使其成為一個整體,從而實現(xiàn)晶體管的集成。另外,還可以使用
    的頭像 發(fā)表于 02-19 14:02 ?3855次閱讀

    晶體管芯片的關系

    晶體管是現(xiàn)代電子設備中至關重要的組件,而芯片則是晶體管的集成。晶體管是一種用于控制電流的電子器件,它是由半導體材料制成的。晶體管的發(fā)明和發(fā)展
    發(fā)表于 08-04 09:45 ?1460次閱讀

    芯片里面100多億個晶體管是怎么裝進去的?

    這是CPU的截面視圖,可以清晰的看到層狀的CPU結構,芯片內部采用的是層級排列方式,這個CPU大概是有10層。其中最下層為器件層,即是MOSFET晶體管。
    的頭像 發(fā)表于 08-18 16:55 ?658次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>里面</b>100多億個<b class='flag-5'>晶體管</b>是怎么<b class='flag-5'>裝進去</b>的?

    晶體管芯片的關系介紹

    晶體管芯片的關系介紹 晶體管芯片是現(xiàn)代電子技術中最重要的兩個概念,二者有密不可分的關系。晶體管是一種半導體材料制造的電子器件,而
    的頭像 發(fā)表于 08-25 15:29 ?3432次閱讀

    芯片內部晶體管的工作原理

    晶體管,作為現(xiàn)代電子設備的基石,其功能和工作原理一直是電子學和半導體物理領域研究的核心。芯片中的每個晶體管都是一個微型開關,負責控制電流的流動。隨著技術的不斷發(fā)展,現(xiàn)代芯片上可能集成了
    的頭像 發(fā)表于 10-16 10:09 ?2090次閱讀
    <b class='flag-5'>芯片</b>內部<b class='flag-5'>晶體管</b>的工作原理

    如何走向萬億晶體管之路?

    臺積電預計封裝技術(CoWoS、InFO、SoIC 等)將取得進步,使其能夠在 2030 年左右構建封裝超過一萬億晶體管的大規(guī)模多芯片解決方案。
    發(fā)表于 12-29 10:35 ?225次閱讀
    如何走向<b class='flag-5'>萬億</b>級<b class='flag-5'>晶體管</b>之路?