0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

創(chuàng)建Environment類

芯片驗證工程師 ? 來源:芯片驗證工程師 ? 2023-06-04 16:28 ? 次閱讀

uvm environment 類是一個包含多個可重用的驗證組件的類,它定義了測試用例所需的驗證組件的配置。例如,一個 uvm environment 可能有多個不同接口的 agent,一個公共的 scoreboard,一個功能覆蓋率收集組件,以及checker。

uvm environment類繼承自 uvm_component 類,它可以在 build_phase 中實例化其驗證子組件,并在 connect_phase 中連接它們。

本文介紹如何將transaction-level 驗證組件組裝成一個可重用的驗證環(huán)境(如下圖所示)。通過遵循這里的guidelines,你可以確保你的驗證環(huán)境是規(guī)范并且可重用

d97171ca-0268-11ee-90ce-dac502259ad0.png

Environment類

environment類是可重用驗證組件的頂層容器,它實例化并配置其所有的驗證子組件。大多數(shù)驗證重用發(fā)生在environment層面,驗證工程師實例化一個environment類,并為特定的驗證任務(wù)個性化配置這個environment和其中的驗證子組件。例如,驗證工程師可能需要改變一個新驗證環(huán)境中masters 和slaves的數(shù)量:

d9961b4c-0268-11ee-90ce-dac502259ad0.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • UVM
    UVM
    +關(guān)注

    關(guān)注

    0

    文章

    181

    瀏覽量

    19122

原文標題:創(chuàng)建Environment類

文章出處:【微信號:芯片驗證工程師,微信公眾號:芯片驗證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    創(chuàng)建VI的方法節(jié)點時,如何生成Ctrl Val Set (Deprecated)?

    創(chuàng)建VI的方法節(jié)點時,如何生成Ctrl Val Set (Deprecated)?
    發(fā)表于 08-24 16:41

    labview如何創(chuàng)建嚴格說明符常量???

    請教各位一個問題哇!如下圖labview如何創(chuàng)建嚴格說明符常量???
    發(fā)表于 08-14 14:32

    Altium19如何在Class中創(chuàng)建,并修改其對應(yīng)走線顏色

    一. 我們在進行PCB設(shè)計的時候,一個PCB板上的信號線,電源線,地線等等太多了。那我們給它分成一的,就是我們常說的在Class中創(chuàng)建了。我們
    發(fā)表于 11-26 11:26

    labview創(chuàng)建就奔潰請教各位大神?。。?!

    ` 本帖最后由 excess1989 于 2021-4-21 14:06 編輯 新建一個控件成功了,再后續(xù)新建用于創(chuàng)建數(shù)據(jù)成員訪問的VI時,只要點擊創(chuàng)建就會崩潰報告出來!`
    發(fā)表于 04-21 14:05

    Modules environment是什么樣的軟件?

    Modules environment是什么樣的軟件?
    發(fā)表于 06-21 06:17

    在keil5的time environment怎么使用庫函數(shù)

    使用的是芯片是stm32f407VET6在keil5創(chuàng)建工程時會自動彈出time environment按正常套路選擇device中的startup等必須使用的選項后,想選擇device下的StdPeriph Drivers(標準庫),但是并沒有取而代之的是HAL庫與LL
    發(fā)表于 01-11 06:09

    HarmonyOS開發(fā)-創(chuàng)建包或時問題記錄與處理

    問題:couldn't make a guess for ××× 解決方法:1.包名首字母要小寫。2.名首字母要大寫。 平時在創(chuàng)建包或者時,需要進行注意該規(guī)則。
    發(fā)表于 03-03 10:17

    The Java Language Environment

    The Java Language Environment (A White Paper)1. Introduction to Java
    發(fā)表于 10-14 17:33 ?0次下載

    Creating An Efficient Verification Environment using Synopsy

    Verification environment is for no doubt most complex environment in ASIC Frontend Design
    發(fā)表于 07-25 14:41 ?0次下載

    Agilent Environment and Social

    Agilent Environment and Social Responsibility Report
    發(fā)表于 08-12 10:47 ?15次下載

    淺談IC器件的元件模型是如何創(chuàng)建?

    IC器件的元件模型如何創(chuàng)建? 答:IC的器件與我們之前講的簡單的電容電阻器件不同,下面我們以TPS54531這個電源IC為例講解IC器件封裝創(chuàng)建的方法,查找TPS54531的Dat
    的頭像 發(fā)表于 04-29 15:38 ?2605次閱讀
    淺談IC<b class='flag-5'>類</b>器件的元件模型是如何<b class='flag-5'>創(chuàng)建</b>?

    Sypher Ultra Secure Execution Environment手冊

    Sypher Ultra Secure Execution Environment手冊
    發(fā)表于 05-17 20:30 ?1次下載
    Sypher Ultra Secure Execution <b class='flag-5'>Environment</b>手冊

    IC器件的元件庫如何創(chuàng)建

    對于IC器件的元件庫,通常采用封裝向?qū)нM行創(chuàng)建,下面以REF2030AIDDCR為例。
    的頭像 發(fā)表于 10-10 14:53 ?1974次閱讀

    什么是UVM environment?

    UVM environment**包含多個可重用的驗證組件,并根據(jù)test case的需求進行相應(yīng)的配置。例如,UVM environment可能具有多個agent(對應(yīng)不同的interface)、scoreboard、functional coverage collec
    的頭像 發(fā)表于 03-21 11:35 ?1043次閱讀
    什么是UVM <b class='flag-5'>environment</b>?

    如何使用庫mbLib中的CMBMenu創(chuàng)建菜單

    電子發(fā)燒友網(wǎng)站提供《如何使用庫mbLib中的CMBMenu創(chuàng)建菜單.zip》資料免費下載
    發(fā)表于 06-14 15:24 ?0次下載
    如何使用庫mbLib中的CMBMenu<b class='flag-5'>類</b><b class='flag-5'>創(chuàng)建</b>菜單