0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

數(shù)字IC設計流程中為什么要做門級仿真?

芯司機 ? 來源:芯司機 ? 作者:芯司機 ? 2023-06-07 09:55 ? 次閱讀

門級仿真(gate levelsimulation)也稱之為后仿真,是數(shù)字IC設計流程中的一個重要步驟。

在講解門級仿真作用之前,我們先簡單來看一下數(shù)字后端的流程:

3f5c7468-046b-11ee-90ce-dac502259ad0.png

在步驟1中,會插入DFT,生成post_DFT的網(wǎng)表netlist;在步驟2中會根據(jù)CPF/UPF插入isolation,生成post_ISO的網(wǎng)表;步驟3進行后端PR,會插入clock tree以及power switch等,生成最終的post_PR的網(wǎng)表。

理論上每次生成新的netlist都需要重新跑門級仿真,保證功能級仿真的正確。門級仿真的時間開銷很大,尤其對于規(guī)模稍大的芯片,跑完一個case經(jīng)常需要幾天的時間。

有人會問,綜合之后都會做formal和STA,來保證網(wǎng)表的一致性和timing沒有violation。那為什么還要做如此耗時耗力的門級仿真的。下面我們就來羅列一下門級仿真的主要作用和重點。

1 雙重保險

不論是在步驟1,2,3中,插入不同的東西之后,都會改變原來的netlist,雖然會做一致性檢查,但是還是需要進行功能性的門級仿真,以保證網(wǎng)表的正確性。

2 STA檢查不到的timing問題

STA可以檢查大多數(shù)的timing violation,但是也有力所不及的地方。比如:

(1)異步模塊和端口的timingcheck,這一塊,有很多公司其實是會做類似CDC的flow來保證異步timing的,但是在門級仿真中能更直觀直接的反映出來。

(2)STA中constraint加的不足,這類情況,在analog model的情況中體現(xiàn)的非常明顯。

比如下圖的這個情況,信號ABC是analogmode的三根輸入信號,因為在RTL仿真中,A/B/C三根信號都是同時toggle的,信號進入analog的mode之后,不會出現(xiàn)仿真的問題。但是在后仿中,A/B/C三根信號必然不是同時toggle的,這樣的信號,傳入ananlogmode中就可能出現(xiàn)仿真的錯誤。

3f674136-046b-11ee-90ce-dac502259ad0.png

上面這種問題的解決方案是:

詳細了解analogmode的需求,然后寫出完善的constraints給做綜合和STA。但是這些constraint總歸不是100%完善的,很多時候就需要后仿來報錯發(fā)現(xiàn)。

3 X態(tài)傳播的debug

這個是門級仿真中最重要的工作之一,就是排除芯片中所有X態(tài)傳播而造成的功能問題。

有人不是很理解X態(tài)的傳播,我們先簡單解釋一下:

if(a==1) b=1;

else b=0;

如上面這段簡單的代碼,如果a=X態(tài),在RTL仿真中,是不會傳播出去的,因為會走else這條通路,從而b=0;但是在門級仿真中,當a=X時,b就會=X,從而X態(tài)會一級一級傳播下去。

X態(tài)的傳播,有些是無所謂的,有些就會影響到芯片的正常工作,尤其是在controlpath上的X態(tài)傳播。而這些都只能依靠門級仿真來發(fā)現(xiàn)了。

當然,有很多大公司,在RTL仿真的時候,就會加入X態(tài)的模擬仿真,能提前盡早的發(fā)現(xiàn)這類問題。

4 驗證初始化reset流程的正確性

實際芯片在剛上電的時候,理論上大多數(shù)信號都是在不確定態(tài)X態(tài)的,需要經(jīng)過reset流程來進行初始化。而只有在門級仿真中,才能更加真實充分的反應reset流程的正確性。

5 power評估

門級仿真中還有一個重要作用就是用來進行power估計,因為netlist尤其是post_PR的網(wǎng)表能更加真實的接近實際的芯片,提供的power評估值就越有參考價值。

一般會創(chuàng)建一個toggle rate最高的case來跑門級仿真,從而生成IR-DROP需要的VCD文件。

6 ISO值的驗證

低功耗設計在芯片設計中越來越重要,大多數(shù)芯片都會采取低功耗設計,在后端的實現(xiàn)中就需要插入isolation來保持一些信號在掉電狀態(tài)下的值。而ISO值為0還是為1,是直接參考CPF/UPF文件來實現(xiàn)的。而CPF/UPF文件很多時候是直接通過review得到的。

萬一在CPF/UPF中寫錯了,在門級仿真中就可以抓出類似的bug。

7 Power switch的驗證

同樣在low power設計中,powerswitchchain也是很重要的一環(huán),而這個只有在post_PR的網(wǎng)表中才會真正插入。

以上只是簡單羅列了一下門級仿真的作用,具體的門級仿真的操作細節(jié)和注意事項會在后續(xù)的文章中慢慢道來。這篇文章比較適合有一定工作經(jīng)驗但剛開始做門級仿真的朋友們,有什么問題,歡迎大家留言一起交流~

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • IC設計
    +關(guān)注

    關(guān)注

    37

    文章

    1287

    瀏覽量

    103434
  • 芯片設計
    +關(guān)注

    關(guān)注

    15

    文章

    980

    瀏覽量

    54619
  • 仿真
    +關(guān)注

    關(guān)注

    50

    文章

    3972

    瀏覽量

    132959
  • DFT
    DFT
    +關(guān)注

    關(guān)注

    2

    文章

    224

    瀏覽量

    22607
  • 數(shù)字IC
    +關(guān)注

    關(guān)注

    1

    文章

    37

    瀏覽量

    12416

原文標題:數(shù)字IC設計流程中為什么要做門級仿真?

文章出處:【微信號:芯司機,微信公眾號:芯司機】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    IC設計流程

    GDSⅡ的設計流程: 這個可以理解成半定制的設計流程,一般用來設計數(shù)字電路。 整個流程如下(左側(cè)為流程,右側(cè)為用到的相應EDA工具): 一個
    發(fā)表于 01-11 13:49

    我對IC設計流程的一些理解

    ic設計流程與使用工具介紹》我認為IC設計流程按照功能和應用場合不同大致可以劃分為三個部分進行介紹,分別是數(shù)字
    發(fā)表于 01-07 17:10

    RTL仿真與門仿真

    本人最近用verilog代碼寫了一個DDS正弦波發(fā)生器,RTL仿真波形正確,但仿真出現(xiàn)毛刺,不知道該如何去掉這些毛刺?我用的是quartus ii 15.0,一開始沒分清各種
    發(fā)表于 08-08 22:57

    關(guān)于RTL仿真仿真求助~

    。第一次做不太懂,求大家告訴我,可能是哪里出問題了?做完行為仿真以后還需要做什么才能保證仿真
    發(fā)表于 08-06 12:12

    IC設計流程介紹

    進行仿真驗證、綜合和時序分析,最后轉(zhuǎn)換成基于工藝庫的網(wǎng)表。后端的流程圖如下,這也就是從netlist到GDSⅡ的設計流程: 后端的主要任
    發(fā)表于 08-16 09:14

    今天為什么仍必須進行仿真(GLS)精選資料分享

    今天為什么仍必須進行仿真(GLS)使用仿真(GLS),在最終流片前2天,我發(fā)現(xiàn)了芯片中的
    發(fā)表于 07-26 07:28

    數(shù)字IC的設計流程有哪些

    數(shù)字IC是什么意思?數(shù)字IC前端設計流程有哪些?數(shù)字IC
    發(fā)表于 10-20 06:24

    數(shù)字IC設計流程及工具介紹

    IC就是半導體元件產(chǎn)品的統(tǒng)稱,IC按功能可分為:數(shù)字IC、模擬IC、微波IC及其他
    發(fā)表于 03-23 16:56 ?3.4w次閱讀

    仿真軟件ModelSim及其應用,ModelSim的仿真流程

    ModelSim不僅可以用于數(shù)字電路系統(tǒng)設計的功能仿真,還可以應用于數(shù)字電路系統(tǒng)設計的時序仿真。 ModelSim的使用,最基本的步驟包括
    的頭像 發(fā)表于 12-29 11:35 ?9454次閱讀

    數(shù)字IC設計流程

    ? ? 數(shù)字IC設計流程是每個IC從業(yè)者的第一課,無論你是做前端,后端,還是驗證,都需要對芯片的整個設計流程有個基本的了解。 本文章主要介紹
    的頭像 發(fā)表于 12-09 10:12 ?6782次閱讀
    <b class='flag-5'>數(shù)字</b><b class='flag-5'>IC</b>設計<b class='flag-5'>流程</b>

    數(shù)字IC前端后端的區(qū)別,數(shù)字IC設計流程與設計工具

    數(shù)字IC就是傳遞、加工、處理數(shù)字信號的IC,是近年來應用最廣、發(fā)展最快的IC品種,可分為通用數(shù)字
    發(fā)表于 11-06 16:51 ?26次下載
    <b class='flag-5'>數(shù)字</b><b class='flag-5'>IC</b>前端后端的區(qū)別,<b class='flag-5'>數(shù)字</b><b class='flag-5'>IC</b>設計<b class='flag-5'>流程</b>與設計工具

    芯片設計之門仿真

    綜上,仿真基于測試平臺文件、網(wǎng)表文件、時序反標文件、庫文件,可以進行更精確的仿真。設計人
    的頭像 發(fā)表于 08-15 14:50 ?2506次閱讀

    芯華章發(fā)布國內(nèi)首臺超百億大容量硬件仿真系統(tǒng) 完備數(shù)字驗證全流程工具平臺

    樺敏HuaEmu E1 2023年6月15日,國內(nèi)領先的系統(tǒng)驗證EDA解決方案提供商芯華章,正式發(fā)布 國內(nèi)首臺設計上支持超百億大容量的硬件仿真系統(tǒng)樺敏HuaEmu E1,可滿足150億
    發(fā)表于 06-16 10:48 ?493次閱讀
    芯華章發(fā)布國內(nèi)首臺超百億<b class='flag-5'>門</b>大容量硬件<b class='flag-5'>仿真</b>系統(tǒng) 完備<b class='flag-5'>數(shù)字</b>驗證全<b class='flag-5'>流程</b>工具平臺

    簡述進行?IC設計的方法和設計流程

    IC設計是一非常復雜的科學,在IC生產(chǎn)流程,IC芯片主要由專業(yè)
    發(fā)表于 07-19 08:58 ?1548次閱讀
    簡述進行?<b class='flag-5'>IC</b>設計的方法和設計<b class='flag-5'>流程</b>

    數(shù)字電路設計有哪些仿真驗證流程

    數(shù)字電路設計的仿真驗證流程是確保設計能夠正確運行的重要步驟之一。在現(xiàn)代電子設備,數(shù)字電路被廣泛應用于各種應用領域,如計算機、通信設備、汽車
    的頭像 發(fā)表于 01-02 17:00 ?1028次閱讀