0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

MAX2395鎖相環(huán)(PLL)在鑒相頻率為80kHz時的性能

星星科技指導員 ? 來源:ADI ? 作者:ADI ? 2023-06-09 14:23 ? 次閱讀

針對WCDMA/UMTS系統(tǒng),該應用筆記介紹了在鑒相頻率為80kHz時,使用MAX2395的一個優(yōu)化的環(huán)路濾波器設計。參考頻率是13MHz或26MHz,而且也展示了誤差向量值(EVM)結(jié)果。

簡介

MAX2395是應用于WCDMA/UMTS發(fā)射器中完全單片集成的類似直接變頻調(diào)制IC。根據(jù)該芯片的內(nèi)部結(jié)構(gòu),其射頻(RF)輸出頻率是RF本振(LO)頻率的5/6倍。該本振頻率是由片上整數(shù)N分頻的PLL產(chǎn)生的。由于WCDMA系統(tǒng)中的柵格頻率是200kHz,MAX2395 PLL需要提供240kHz步進頻率(即200的6/5倍)。對于WCDMA用戶終端應用中最常用的參考頻率,如19.2MHz和15.36MHz,內(nèi)部PLL整數(shù)分頻器可以分別由80和64很容易地產(chǎn)生240kHz的鑒相頻率。Maxim評估板是根據(jù)19.2MHz參考頻率來設計的。

在UMTS系統(tǒng)中經(jīng)常用到的13MHz或26MHz參考頻率不是240kHz的整數(shù)倍,因此需要將MAX2395中PLL使用的鑒相頻率減小到一個數(shù),這個數(shù)的倍數(shù)是240kHz和13/26MHz。對于26MHz晶振來說,鑒相頻率通常是80kHz,這就可以通過使用3個80kHz步進頻率來獲得240kHz信道柵。80kHz PLL頻率表示相同本振“N分頻”值的3倍,這就導致閉環(huán)相位噪聲(20logN)增加10dB。

一般說來,由于PLL對EVM的影響與其綜合相位誤差成正比,所以誤差向量值(EVM,error vector magnitude)也會降低。因為鑒相泄露在環(huán)路濾波器中的衰減變小,故需要重新設計環(huán)路濾波器以平衡綜合相位誤差、鎖定時間和鑒相泄露衰減。

環(huán)路濾波器部分

鑒相頻率為240kHz的環(huán)路濾波器帶寬大約是12kHz ,而鑒相頻率為80kHz情況下的帶寬大約是7kHz。環(huán)路濾波器元器件的對應值如下表所示:

表1.

BW = 12kHz, 240kHz comparison freq. BW = 7kHz, 80kHz comparison freq.
C1 = 2.2nF C1 = 1nF
C2 = 22nF C2 = 10nF
R2 = 3.3kΩ R2 = 7.5kΩ

有關無源環(huán)路濾波器拓撲,請參考下面原理圖(圖1)。

wKgaomSCxUGAI34UAAAOxL8vTu0742.gif


圖1.

測試數(shù)據(jù)

在Maxim WCDMA參考設計板上分別使用19.2MHz和26MHz晶振來測試MAX2395的性能。所有測試曲線圖如圖2圖7所示。

wKgZomSCxUOAVqMvAABnhOB8XIg113.jpg


圖2. 參考晶振為19.2MHz的相位噪聲曲線

wKgaomSCxUWAV0LSAABkzjqrlbA559.jpg


圖3. 參考晶振為26MHz的相位噪聲曲線

wKgZomSCxUeAK1mZAABZDO-npAA928.jpg


圖4. 參考晶振為19.2MHz的RF輸出EVM

wKgaomSCxZuALD6UAAInq0hRcE4884.png


圖5. 參考晶振為26MHz的RF輸出EVM

wKgaomSCxUmATQSbAAAvk-0QsbM655.gif


圖6. 晶振為19.2MHz時,在60MHz的帶寬內(nèi)跳變時的PLL鎖定時間

wKgZomSCxUuAdjn1AAAoFmW6_cw846.gif


圖7. 晶振為26.0MHz時,在60MHz帶寬內(nèi)跳變時的PLL鎖定時間

鑒相頻率為240kHz時,從500Hz至1.92MHz的綜合相位差是1.98度,鑒相頻率為80kHz時則為2.75度。前者在RF輸出5.5%的EVM結(jié)果,而后者為7.2%。晶振為19.2MHz時,針對60MHz的跳變頻率帶寬,環(huán)路鎖定時間為720μs,晶振為26MHz時的鎖定時間為820μs。兩種情況下的鑒相泄露衰減相似,都約為-40dBc。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 濾波器
    +關注

    關注

    160

    文章

    7703

    瀏覽量

    177485
  • pll
    pll
    +關注

    關注

    6

    文章

    774

    瀏覽量

    135010
  • RF
    RF
    +關注

    關注

    65

    文章

    3038

    瀏覽量

    166748
收藏 人收藏

    評論

    相關推薦

    鑒頻器的指標對鎖相環(huán)死區(qū)及抖動性能的影響

    該應用筆記討論了鑒頻器的指標對鎖相環(huán)(PLL)死區(qū)及抖動性能的影響。
    發(fā)表于 12-06 11:28 ?5986次閱讀
    鑒頻<b class='flag-5'>鑒</b><b class='flag-5'>相</b>器的指標對<b class='flag-5'>鎖相環(huán)</b>死區(qū)及抖動<b class='flag-5'>性能</b>的影響

    鎖相環(huán)器的電路原理和結(jié)構(gòu)?

    請問電子電路中鎖相環(huán)器的電路結(jié)構(gòu)是什么樣的?它是如何實現(xiàn)此電路功能的?可否詳細解釋一下?
    發(fā)表于 02-29 22:34

    全數(shù)字鎖相環(huán)的設計及分析

    全數(shù)字鎖相環(huán),本文中以該芯片參考進行設計、分析。ADPLL基本結(jié)構(gòu)如圖1所示,主要由器、K變??赡嬗嫈?shù)器、脈沖加減電路和除N計數(shù)器4
    發(fā)表于 03-16 10:56

    鎖相環(huán)知識

    本帖最后由 zhihuizhou 于 2011-12-21 17:43 編輯   鎖相環(huán)PLL原理與應用  第一部分:鎖相環(huán)基本原理  一、鎖相環(huán)基本組成  二、
    發(fā)表于 12-21 17:35

    鎖相環(huán)ADF4001一直失鎖狀態(tài)

    我在用ADF4001和一個VCO芯片MAX2606做80M-120M的頻率合成器。VCO芯片測試是正常的,但鎖相環(huán)一直失鎖狀態(tài),電荷泵的輸
    發(fā)表于 01-18 13:05

    一文讀懂鎖相環(huán)PLL)那些事

    "用于高頻接收器和發(fā)射器的鎖相環(huán)"。圖4.PFD錯頻率失鎖使用這種架構(gòu),下面+IN端的輸入頻率高于-IN端(圖4),電荷泵輸出會推高電流,其
    發(fā)表于 01-28 16:02

    【模擬對話】鎖相環(huán)(PLL)基本原理

    摘要:鎖相環(huán)(PLL)電路存在于各種高頻應用中,從簡單的時鐘凈化電路到用于高性能無線電通信鏈路的本振(LO),以及矢量網(wǎng)絡分析儀(VNA)中的超快開關頻率合成器。本文將參考上述各種應用
    發(fā)表于 10-02 08:30

    鎖相環(huán)控制頻率的原理

    鎖相環(huán)控制頻率的原理鎖相環(huán)頻率自動跟蹤-------用鎖相環(huán)可以確保工作在想要的頻率點上如何理解
    發(fā)表于 06-22 19:16

    MAX9382鎖相環(huán)中的應用

    MAX9382鎖相環(huán)中的應用 該應用筆記討論了鑒頻器的指標對鎖相環(huán)(
    發(fā)表于 01-11 17:54 ?1107次閱讀
    <b class='flag-5'>MAX</b>9382<b class='flag-5'>在</b><b class='flag-5'>鎖相環(huán)</b>中的應用

    鎖相環(huán)(PLL),鎖相環(huán)(PLL)是什么意思

    鎖相環(huán)(PLL),鎖相環(huán)(PLL)是什么意思 PLL的概念 我們所說的PLL。其
    發(fā)表于 03-23 10:47 ?6114次閱讀

    基于鎖相環(huán)(PLL)的頻率合成器設計

    鎖相環(huán)(PLL)電路是由壓控振蕩器(VCO)和器組成的反饋系統(tǒng),振蕩器信號跟蹤施加的頻率或相位調(diào)制信號是否具有正確的
    的頭像 發(fā)表于 06-13 16:14 ?4011次閱讀

    使用MAX9382的鎖相環(huán)應用

    本應用筆記討論了影響鎖相環(huán)PLL)死區(qū)和抖動性能的鑒頻器特性。采用電荷泵環(huán)路濾波器設計的
    的頭像 發(fā)表于 02-23 17:52 ?1059次閱讀
    使用<b class='flag-5'>MAX</b>9382的<b class='flag-5'>鎖相環(huán)</b>應用

    MAX2395 PLL80kHz比較頻率下的性能

    200kHzMAX2395 PLL需要提供240kHz步長(即6的5/200倍)。對于WCDMA用戶終端應用中最常用的參考
    的頭像 發(fā)表于 03-02 15:33 ?829次閱讀
    <b class='flag-5'>MAX2395</b> <b class='flag-5'>PLL</b><b class='flag-5'>在</b><b class='flag-5'>80kHz</b>比較<b class='flag-5'>頻率</b>下的<b class='flag-5'>性能</b>

    pll鎖相環(huán)的作用 pll鎖相環(huán)的三種配置模式

    pll鎖相環(huán)的作用 pll鎖相環(huán)的三種配置模式? PLL鎖相環(huán)是現(xiàn)代電子技術中廣泛應用的一種電路
    的頭像 發(fā)表于 10-13 17:39 ?3132次閱讀

    鎖相環(huán)PLL無線電中的應用 鎖相環(huán)PLL與模擬電路的結(jié)合

    ,可以實現(xiàn)對輸出頻率的精確控制,從而滿足不同通信標準的要求。 2. 調(diào)制與解調(diào) 鎖相環(huán)調(diào)制和解調(diào)過程中也扮演著重要角色。調(diào)制過程中,PLL
    的頭像 發(fā)表于 11-06 10:49 ?117次閱讀