0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用開爾文連接提高SiC FET的開關(guān)效率

jf_94163784 ? 來源:jf_94163784 ? 作者:jf_94163784 ? 2023-06-12 03:24 ? 次閱讀

碳化硅 (SiC) 等寬帶隙器件可實現(xiàn)能夠保持高功率密度的晶體管,但需要使用低熱阻封裝,比如 TO-247。然而,此類封裝的連接往往會導(dǎo)致較高的電感。閱讀本博文,了解如何謹慎使用開爾文連接技術(shù)以解決電感問題。

這篇博客文章最初由 United Silicon Carbide (UnitedSiC) 發(fā)布,該公司于 2021 年 11 月加入 Qorvo 大家庭。UnitedSiC 是一家領(lǐng)先的碳化硅 (SiC) 功率半導(dǎo)體制造商,它的加入促使 Qorvo 將業(yè)務(wù)擴展到電動汽車 (EV)、工業(yè)電源、電路保護、可再生能源和數(shù)據(jù)中心電源等快速增長的市場。

物理現(xiàn)象既會帶來優(yōu)勢,也會產(chǎn)生弊端。采用碳化硅 (SiC) 等寬帶隙材料構(gòu)建而成的器件,可為設(shè)計人員提供能夠保持高功率密度的晶體管,因為這些晶體管的傳導(dǎo)損耗和開關(guān)損耗較低,而且工作結(jié)溫高,開關(guān)速度快。高功率密度的晶體管對于實現(xiàn)更小的功率控制和轉(zhuǎn)換電路有非常大的幫助,但僅僅改變半導(dǎo)體材料是無法實現(xiàn)的,還需要使用低熱阻封裝,比如 TO-247,以便輕松散熱。不幸的是,這又是一個物理難題:TO-247 封裝的連接往往電感較高,這會限制開關(guān)速度。

物理現(xiàn)象有利有弊,而在這種情況下,使用開爾文連接技術(shù)可以解決電感問題。但是我們必須謹慎實現(xiàn)此類連接,以避免發(fā)生更糟糕的物理現(xiàn)象。

開爾文連接

蘇格蘭/愛爾蘭實驗主義者開爾文男爵非常關(guān)注物理現(xiàn)象(如電流)的測量精度。他明白,要想通過檢測給定電流下低電阻導(dǎo)致的壓降,并結(jié)合使用歐姆定律來得出其阻值,就必須精確地測量電阻上的電壓,并且要將測量電壓的線路和載流路徑分開。這種方法被稱為開爾文連接。

開爾文連接最初用于測量電路中適當(dāng)位置的靜態(tài)電壓,但也可以用于在適當(dāng)位置注入電壓。例如:當(dāng)以高頻率驅(qū)動 MOSFET 開關(guān)的柵極時,器件的源連接就是柵極驅(qū)動電壓與漏極-源極電流的共用點。如果存在共源電感 L(如圖 1 中所示),則電流的變化就會影響柵極電壓,且影響程度與電感 L 和電流變化率成正比。在柵極被驅(qū)動關(guān)斷時,電感 L 兩端產(chǎn)生的電壓就會使柵極更長時間地保持接通狀態(tài),從而降低電流減小的速度。相反,在接通期間,電感 L 上的電壓就會降低電流增加的速度。

控制引腳電感的影響

電感 L 來源于 MOSFET 的內(nèi)部焊線,通常約為 1nH/mm。如果器件帶有引腳(比如 TO-247 封裝),則那些外部連接也會導(dǎo)致 L 增加。

wKgaomSGH36APV9hAAAVCD9v40g698.jpg

圖 1:共源電感會產(chǎn)生瞬態(tài)柵極電壓,從而降低開關(guān)電流速度

當(dāng)以微秒為單位計算開關(guān)時間時,數(shù)安培的開關(guān)電流只會產(chǎn)生幾毫伏的瞬態(tài)電壓,從而使柵極驅(qū)動電壓幾乎保持不變。但是,寬帶隙 (WBG) 器件可在數(shù)納秒時間內(nèi)產(chǎn)生數(shù)十安培的開關(guān)電流,這樣每 nH 連接電感就會產(chǎn)生大約 2-5V 瞬態(tài)電壓。如果柵極驅(qū)動中增加了這種瞬態(tài)電壓,就會阻止 MOSFET 關(guān)斷,從而產(chǎn)生振鈴風(fēng)險,甚至?xí)?dǎo)致器件故障。

對于 Si MOSFET,可以在柵極關(guān)閉時施加加負電壓(或許為 -10V)以克服柵極電壓尖峰造成的偏壓降低。但這會導(dǎo)致更高的柵極驅(qū)動功耗,該功耗會隨總柵極驅(qū)動電壓波動一同變化。這一問題對于采用 SiC 或氮化鎵的 WBG 器件更為嚴重,因為此類器件只支持大約 -3V 的負驅(qū)動電壓。解決方案就是使用開爾文連接,以確保柵極驅(qū)動回路盡可能靠近 MOSFET 晶粒的源連接。盡管使用芯片級封裝比較容易實現(xiàn)這一點,但如果制造商想要使用 TO-247 封裝以獲得出色的散熱特性,則必須增加第 4 個引腳,以便進行開爾文連接(圖 2)。

wKgZomSGH3-AQMseAAAlBsND1ak415.jpg

圖 2:TO-247 封裝的第 4 個引腳可提供至源極的開爾文連接

開關(guān)速度越快,效率越高

使用開爾文連接可控制引腳電感及其對柵極偏置電壓的潛在影響,讓寬帶隙器件以其真實的開關(guān)速度運行,無需使用柵極負電壓。這可以簡化驅(qū)動電路。效果非常明顯:當(dāng) UnitedSiC 的 SiC JFET 共源共柵使用三引腳封裝時,必須降低器件的速度才能保持其可靠性。而使用四引腳封裝以及開爾文連接時,電流壓擺率可超過5000 A/μs,從而實現(xiàn)更高效率,且不會影響柵極驅(qū)動信號。

物理現(xiàn)象并非盡如人意,即使是采用 TO-247 封裝,也有需要處理的器件引腳電感。常用的處理方式是跨漏極-源極放置一個小型緩沖電路,以防止功率路徑中出現(xiàn)電壓過沖。我們還必須小心部署柵極驅(qū)動回路,以盡可能地減少回路中的電感,同時防止出現(xiàn)由主換向回路導(dǎo)致的外部磁場拾取問題。

哪種開爾文連接?

使用開爾文連接時還會遇到其他實際問題。如果柵極驅(qū)動回路的電壓為主系統(tǒng) 0V 電壓,也就是與電源地線連接,則可能難以成為開爾文連接至開關(guān)的共用點。如果電路為全橋,那么至少會有兩個低側(cè)器件,如果都采用開爾文連接,則應(yīng)將哪個連接至系統(tǒng) 0V?如果在器件源極引腳中使用電阻式電流感測,那么這個問題會變得更加復(fù)雜:如果開爾文連接的電壓為系統(tǒng) 0V 電壓,則電阻中的電壓將為負電壓。

解決這個問題的一個方法就是,通過光耦合器或變壓器來隔離柵極驅(qū)動,這也是任何高側(cè)驅(qū)動都需使用的辦法。如果此類隔離用于低側(cè),則可以靈活實現(xiàn)開爾文連接,與系統(tǒng) 0V 隔離(圖 3)。此外,使用變壓器意味著,設(shè)計人員可以根據(jù)需要生成關(guān)態(tài)柵極驅(qū)動負電壓,并且可以通過調(diào)整匝比將驅(qū)動正電壓調(diào)整至其最佳值。

wKgaomSGH3-AeLXoAAASqOXcFwc694.jpg

圖 3:隔離的變壓器柵極驅(qū)動

優(yōu)勢大于劣勢

使用開爾文接法連接帶引腳的寬帶隙器件還可使用 TO-247 封裝,從而具有出色的散熱性能。這使我們更接近于理想電氣開關(guān),并且實際上還可在較高功率水平下使用。

審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 開關(guān)
    +關(guān)注

    關(guān)注

    19

    文章

    3088

    瀏覽量

    93147
  • FET
    FET
    +關(guān)注

    關(guān)注

    3

    文章

    617

    瀏覽量

    62679
  • SiC
    SiC
    +關(guān)注

    關(guān)注

    29

    文章

    2654

    瀏覽量

    62086
  • 碳化硅
    +關(guān)注

    關(guān)注

    25

    文章

    2633

    瀏覽量

    48526
收藏 人收藏

    評論

    相關(guān)推薦

    采用SiC-FET的PSR反激參考設(shè)計

    描述 此設(shè)計采用帶 SiC-FET 的低成本初級側(cè)調(diào)整 (PSR) IC UCC28700,適用于 300VDC-800VDC 的輸入范圍。產(chǎn)生分別接地的四路輸出:25V/19W、25V/17W
    發(fā)表于 09-27 06:03

    SiC FET性能和優(yōu)勢及起源和發(fā)展介紹

    高頻開關(guān)等寬帶隙半導(dǎo)體是實現(xiàn)更高功率轉(zhuǎn)換效率的助力。SiC FET就是一個例子,它由一個SiC JFET和一個硅MOSFET以共源共柵方式構(gòu)
    的頭像 發(fā)表于 11-11 09:11 ?1283次閱讀

    SiC FET的起源和發(fā)展

    高頻開關(guān)等寬帶隙半導(dǎo)體是實現(xiàn)更高功率轉(zhuǎn)換效率的助力。SiC FET就是一個例子,它由一個SiC JFET和一個硅MOSFET以共源共柵方式構(gòu)
    的頭像 發(fā)表于 11-11 09:13 ?964次閱讀

    SiC FET導(dǎo)通電阻隨溫度變化

    比較SiC開關(guān)的數(shù)據(jù)手冊可能很困難。SiC MOSFET在導(dǎo)通電阻溫度系數(shù)較低的情況下似乎具有優(yōu)勢,但與UnitedSiC FET相比,這表明潛在的損耗更高,整體
    發(fā)表于 02-21 09:24 ?912次閱讀
    <b class='flag-5'>SiC</b> <b class='flag-5'>FET</b>導(dǎo)通電阻隨溫度變化

    最大限度降低SiC FET的EMI的開關(guān)損耗

    對高效率、高功率密度和系統(tǒng)簡單性的需求增加,使得碳化硅 (SiCFET 因其快速開關(guān)速度、低 R 而成為電源工程師的有吸引力的選擇DS(開啟)和高壓額定值。
    發(fā)表于 02-21 09:26 ?651次閱讀
    最大限度降低<b class='flag-5'>SiC</b> <b class='flag-5'>FET</b>的EMI的<b class='flag-5'>開關(guān)</b>損耗

    兩種測量電阻的方法 開爾文連接的應(yīng)用

    開爾文連接也稱“ 四線連接法 ”,是以英國物理學(xué)家開爾文勛爵(威廉. 湯姆森)命名的連接方法。
    的頭像 發(fā)表于 05-01 09:49 ?3.6w次閱讀
    兩種測量電阻的方法 <b class='flag-5'>開爾文</b><b class='flag-5'>連接</b>的應(yīng)用

    使用開爾文連接提高 SiC FET開關(guān)效率

    碳化硅 (SiC) 等寬帶隙器件可實現(xiàn)能夠保持高功率密度的晶體管,但需要使用低熱阻封裝,比如 TO-247。然而,此類封裝的連接往往會導(dǎo)致較高的電感。閱讀本博文,了解如何謹慎使用開爾文連接
    的頭像 發(fā)表于 05-25 00:25 ?673次閱讀
    使用<b class='flag-5'>開爾文</b><b class='flag-5'>連接</b><b class='flag-5'>提高</b> <b class='flag-5'>SiC</b> <b class='flag-5'>FET</b> 的<b class='flag-5'>開關(guān)</b><b class='flag-5'>效率</b>

    聯(lián)合SiCFET-Jet計算器 — — 從SIC FET選擇中得出猜算結(jié)果

    聯(lián)合SiCFET-Jet計算器 — — 從SIC FET選擇中得出猜算結(jié)果
    的頭像 發(fā)表于 09-27 15:15 ?659次閱讀
    聯(lián)合<b class='flag-5'>SiC</b>的<b class='flag-5'>FET</b>-Jet計算器 — — 從<b class='flag-5'>SIC</b> <b class='flag-5'>FET</b>選擇中得出猜算結(jié)果

    SiC FET設(shè)計PCB有哪些注意事項?

    和較低的傳導(dǎo)損耗,能夠在各類應(yīng)用中提高效率和功率密度。然而,與緩慢的舊技術(shù)相比,高電壓和電流邊緣速率與板寄生電容和電感的相互作用更大,可能產(chǎn)生不必要的感應(yīng)電流和電壓,導(dǎo)致效率降低,組件受到應(yīng)力,影響可靠性。此外,由于現(xiàn)在SiC
    的頭像 發(fā)表于 09-20 18:15 ?387次閱讀
    給<b class='flag-5'>SiC</b> <b class='flag-5'>FET</b>設(shè)計PCB有哪些注意事項?

    還沒使用SiC FET?快來看看本文,秒懂SiC FET性能和優(yōu)勢!

    還沒使用SiC FET?快來看看本文,秒懂SiC FET性能和優(yōu)勢!
    的頭像 發(fā)表于 11-29 16:49 ?553次閱讀
    還沒使用<b class='flag-5'>SiC</b> <b class='flag-5'>FET</b>?快來看看本文,秒懂<b class='flag-5'>SiC</b> <b class='flag-5'>FET</b>性能和優(yōu)勢!

    SiC FET神應(yīng)用,在各種領(lǐng)域提高功率轉(zhuǎn)換效率

    SiC FET神應(yīng)用,在各種領(lǐng)域提高功率轉(zhuǎn)換效率
    的頭像 發(fā)表于 11-30 09:46 ?344次閱讀
    <b class='flag-5'>SiC</b> <b class='flag-5'>FET</b>神應(yīng)用,在各種領(lǐng)域<b class='flag-5'>提高</b>功率轉(zhuǎn)換<b class='flag-5'>效率</b>

    UnitedSiC SiC FET用戶指南

    UnitedSiC SiC FET用戶指南
    的頭像 發(fā)表于 12-06 15:32 ?382次閱讀
    UnitedSiC <b class='flag-5'>SiC</b> <b class='flag-5'>FET</b>用戶指南

    充分挖掘SiC FET的性能

    充分挖掘SiC FET的性能
    的頭像 發(fā)表于 12-07 09:30 ?292次閱讀
    充分挖掘<b class='flag-5'>SiC</b> <b class='flag-5'>FET</b>的性能

    開爾文連接法的原理和特點

    開爾文連接法(Kelvin Connection Method)是一種用于測量電阻的方法,它通過消除測量導(dǎo)線和接觸電阻的影響,提高了測量的準確性。 一、開爾文
    的頭像 發(fā)表于 08-05 09:37 ?724次閱讀

    開爾文連接法在PCB設(shè)計中的應(yīng)用

    開爾文連接法(Kelvin Connection)是一種在電路設(shè)計中用于減少測量誤差和提高精度的技術(shù)。在PCB(印刷電路板)設(shè)計中,開爾文連接
    的頭像 發(fā)表于 08-05 09:38 ?829次閱讀