0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何好好測試無線系統(tǒng)?時序和同步

星星科技指導(dǎo)員 ? 來源:ADI ? 作者:Jeffrey Fajutagana 和 ? 2023-06-14 17:27 ? 次閱讀

Jeffrey FajutaganaKiana Khey

本文詳細(xì)討論在測試無線系統(tǒng)期間需要考慮的重要因素,尤其是涉及時序和同步的系統(tǒng)級測試,還講述了在特定的誤差余量內(nèi),發(fā)射機(jī)和接收機(jī)模塊之間無線傳輸數(shù)據(jù)時,這些因素有多重要。本文中討論的因素將有助于開發(fā)測試用例,這些測試用例將確定功能性和非功能性規(guī)格、系統(tǒng)邊界和漏洞,以確保構(gòu)建高度可靠和同步的無線系統(tǒng)。

簡介

無線技術(shù)的迅速發(fā)展開啟了無線通信的新紀(jì)元。它幾乎無處不在,對通信、醫(yī)療健康、汽車和空間探索行業(yè)等不同領(lǐng)域的創(chuàng)新發(fā)展產(chǎn)生了重大影響。該市場已然成熟,且正在經(jīng)歷一個充滿活力的增長時期。2019年,其收入為14313億美元,預(yù)計(jì)到2024年,這個數(shù)值將增長到55194億美元,復(fù)合年增長率為31%。無線技術(shù)仍在不斷發(fā)展,將會實(shí)現(xiàn)更高的準(zhǔn)確性、更高的運(yùn)營效率、更快的決策速度、更高的數(shù)據(jù)速率和更多成本節(jié)省,繼續(xù)開辟更多的可能性。但是,隨著這些器件的功能不斷增加,無線系統(tǒng)級測試環(huán)境的復(fù)雜性也隨之增大。

準(zhǔn)確的時序和同步是保證無線系統(tǒng)正常工作的基本要求。這是指在給定的公差內(nèi),匹配系統(tǒng)中的發(fā)射機(jī)時鐘和接收機(jī)時鐘的過程。它們用于確保最高的數(shù)據(jù)包完整性和優(yōu)化數(shù)據(jù)流,在實(shí)施無線系統(tǒng)測試和開發(fā)時,我們應(yīng)始終重點(diǎn)考慮這些因素。但是,要滿足這些要求是很困難的,因?yàn)闀r鐘源會漂移,這一點(diǎn)廣為人知。即使是幾毫秒的微小漂移,也會隨時間不斷累積增大,導(dǎo)致系統(tǒng)喪失同步。只有在時鐘完全匹配的時候,才能實(shí)現(xiàn)完全同步的無線系統(tǒng)。但實(shí)際上,這非常困難。漂移是時鐘的固有特性,會導(dǎo)致時鐘計(jì)數(shù)時間出現(xiàn)偏差,最終導(dǎo)致不同步。

同步不良的系統(tǒng)可能導(dǎo)致傳輸性能降低,進(jìn)而降低所傳輸?shù)臄?shù)據(jù)的質(zhì)量。此外,它還可能導(dǎo)致數(shù)據(jù)完整性喪失,導(dǎo)致操作失敗,在可能影響健康、安全和人身安全的應(yīng)用中,上述這些問題將非常關(guān)鍵。在這些應(yīng)用中造成負(fù)面影響可能導(dǎo)致需要承擔(dān)法律責(zé)任,且會喪失客戶的信任。

鑒于對精確同步系統(tǒng)的需求如此之大,我們可以根據(jù)要求,例如精度和移動程度,使用多種同步技術(shù)。它們分別是:

基于發(fā)射機(jī)-接收機(jī)的同步

wKgaomSJh-OALtm2AABdOCMzPKU221.jpg

圖1. 基于發(fā)射機(jī)-接收機(jī)的同步。

基于接收機(jī)-接收機(jī)的同步

wKgZomSJj6SAGeM5AACrPe8dJMI277.png

圖2. 基于接收機(jī)-接收機(jī)的同步。

延遲測量同步

wKgZomSJh-aAM18FAAB6UkII2o0310.jpg

圖3. 延遲測量同步。

基于發(fā)射機(jī)-接收機(jī)的同步是一種雙向信息交換。傳感器網(wǎng)絡(luò)的時序同步協(xié)議(TPSN)就是這樣一個示例。在TPSN中,網(wǎng)絡(luò)同步是通過在節(jié)點(diǎn)之間發(fā)送和接收同步脈沖數(shù)據(jù)包實(shí)現(xiàn)的。會用時間戳標(biāo)記每次傳輸?shù)臅r間偏移并加以計(jì)算,以確定時鐘時間差,然后用于實(shí)施節(jié)點(diǎn)同步。

基于SFD的同步使用單向信息交換。參考廣播同步(RBS)使用這種同步。

延遲測量同步和基于接收機(jī)-接收機(jī)的同步一樣,也是一種單向信息交換;但是,它用于測量延遲。延遲測量時間同步(DMTS)就是這樣一個示例。

接下來我們將詳細(xì)討論使用TPSN的無線系統(tǒng)中使用的不同的時序和同步參數(shù),每個參數(shù)如何影響系統(tǒng)的整體功能,以及如何配置這些參數(shù),確保實(shí)現(xiàn)更可靠的同步系統(tǒng)。此外,在執(zhí)行無線系統(tǒng)級測試期間,這些參數(shù)將有助于識別與時序和同步相關(guān)的漏洞和系統(tǒng)邊界。

時序和同步參數(shù)

同步參考

無線電讓軟件能夠使用同步參考點(diǎn)來準(zhǔn)確安排發(fā)射和接收命令。以參考點(diǎn)作為基準(zhǔn),按正偏移計(jì)劃事件,在發(fā)射機(jī)和接收機(jī)之間實(shí)現(xiàn)同步。以下是無線系統(tǒng)中常用的參考點(diǎn):

立即同步

同步參考點(diǎn)在處理同步命令(set_sync_ref(NOW))時置位。

圖4顯示被傳輸?shù)臄?shù)據(jù)包與被命令(set_sync_ref(NOW))設(shè)置的參考點(diǎn)之間的關(guān)系。

wKgaomSJh-eAOxsCAADIQSs5dxE904.jpg

圖4. 立即同步。

同步SFD

同步參考點(diǎn)在幀開始(SOF)時置位,表示檢測到有效的同步字。

發(fā)送命令(set_sync_ref(SFD))之后,會在命令被發(fā)送之后檢測到首個幀開始(SFD)時置位參考點(diǎn)。在圖5中,第2個發(fā)射數(shù)據(jù)包是以SFD參考點(diǎn)為基準(zhǔn)進(jìn)行傳輸。

wKgZomSJh-qABg4aAAD4kJDmPOo657.jpg

圖5. 同步SFD。

同步最新

在這個同步模式下,同步參考點(diǎn)在每個SOF時置位。如圖6所示,對于后續(xù)收到的每個有效數(shù)據(jù)包同步字,同步參考會更新到最新的SOF的時間戳?xí)r間。

wKgaomSJj7iAD_hpAABplIfXUZc519.png

圖6. 同步最新。

使用這些同步模式可以在兩個節(jié)點(diǎn)之間實(shí)現(xiàn)同步。但是,需要注意的是,硬件時鐘以漂移而聞名,這導(dǎo)致其頻率隨時間變化,由此導(dǎo)致不準(zhǔn)確。所以,在任何給定時點(diǎn),時鐘都可能不相同。不斷更新發(fā)送和接收時鐘的同步參考,最大限度地減少偏斜和偏移效應(yīng)。

時間偏移

時間偏移是指當(dāng)前時間與時間捕獲或同步參考開始時的時間差。在發(fā)送或接收時,會使用這個參數(shù)。

最小時間偏移開始是立即執(zhí)行發(fā)送/接收命令所需的最短時間。我們基于API和無線電固有的延遲來計(jì)算這個參數(shù)。如果數(shù)值比這個值更小,會導(dǎo)致調(diào)度錯誤,使得發(fā)射/接收操作失敗。

wKgaomSJh--ACHspAACjntL0F6s483.jpg

圖7. 時間偏移。

圖8顯示一種場景,其中使用的時間偏移小于最小允許時間,導(dǎo)致命令被調(diào)度至已經(jīng)過去的時間。

wKgZomSJh_GAMsqXAAB2j2B7BWE041.jpg

圖8. 在超出設(shè)置偏移以外的時間調(diào)度數(shù)據(jù)包。

執(zhí)行兩個連續(xù)的發(fā)射和接收命令(發(fā)射-發(fā)射或接收-接收)時,如果兩個命令都使用單個時間參考,那么第一個數(shù)據(jù)包的大小是確定用于成功執(zhí)行第二個命令所需的時間偏移量的重要因素。當(dāng)?shù)谝粋€數(shù)據(jù)包的長度增加時,第二個命令的時間偏移量也必須增加,以確保能成功執(zhí)行該命令。如果使用的時間偏移量小于可允許的最小時間偏移量,則會在仍在執(zhí)行第一個數(shù)據(jù)包時調(diào)度第二個數(shù)據(jù)包,導(dǎo)致操作失敗。如圖9所示。

wKgZomSJj9CATJuPAAB3IjcUOR0180.png

圖9. 使用時間偏移調(diào)度數(shù)據(jù)包。

最大時間偏移量

最大時間偏移量用于防止在設(shè)置時間外調(diào)度數(shù)據(jù)包。因?yàn)闀r鐘漂移,調(diào)度偏離同步參考太遠(yuǎn)的數(shù)據(jù)包會導(dǎo)致調(diào)度不準(zhǔn)確,進(jìn)而導(dǎo)致信號檢測超時或SOF超時。我們將在超時章節(jié)詳細(xì)進(jìn)探討這些超時。

周轉(zhuǎn)時間

周轉(zhuǎn)時間是指物理層(PHY)從接收模式變更為發(fā)射模式(反之亦然)所需的時間。在周轉(zhuǎn)時間內(nèi),模擬RF前端中的組件通電并達(dá)到穩(wěn)定,這需要很長時間。這種時間消耗對低延遲反饋應(yīng)用來說會更加重要,例如工業(yè)系統(tǒng)中的工藝控制環(huán)路,其中涉及遠(yuǎn)程控制機(jī)械手臂或其他機(jī)器。周轉(zhuǎn)時間僅適用于半雙工收發(fā)器。

如果用戶需要在傳輸接收包之后,在物理層再次就緒時發(fā)送數(shù)據(jù)包,就會使用周轉(zhuǎn)時間(反之亦然)。

圖10顯示兩個數(shù)據(jù)包:接收包和發(fā)射包。在這個場景中,sched_rx_packet(0)使收發(fā)器準(zhǔn)備接收數(shù)據(jù)包。在本示例中,偏移量設(shè)置為0,這意味著收發(fā)器會在物理層就緒之后,即刻開始接收數(shù)據(jù)包。接收數(shù)據(jù)包期間,sched_tx_packet(0)命令被發(fā)送,導(dǎo)致物理層切換至周轉(zhuǎn)狀態(tài)。軟件將接收操作完成作為參考點(diǎn)來調(diào)度發(fā)射數(shù)據(jù)包,然后添加周轉(zhuǎn)時間值。

wKgaomSJj9aAVcdtAABcUq-ZVIY101.png

圖10. 采用周轉(zhuǎn)時間的數(shù)據(jù)包調(diào)度。

圖11顯示軟件中未設(shè)置周轉(zhuǎn)時間時會發(fā)生什么情況。由于沒有設(shè)置周轉(zhuǎn)時間值,調(diào)度程序設(shè)置在第一個數(shù)據(jù)包傳輸完成后即刻開發(fā)發(fā)送下一個數(shù)據(jù)包。調(diào)度程序不知道物理層尚無法進(jìn)行發(fā)射/接收,因?yàn)樗€需要更改其狀態(tài),導(dǎo)致無法成功傳輸下一個數(shù)據(jù)包。

wKgaomSJh_WAeNPgAACzQUTfznU480.jpg

圖11. 不采用周轉(zhuǎn)時間的數(shù)據(jù)包調(diào)度。

這說明了設(shè)置周轉(zhuǎn)時間的重要性。如果不進(jìn)行設(shè)置,用戶將無法知道在發(fā)送期間調(diào)度的接收能否成功執(zhí)行(反之亦然)。周轉(zhuǎn)時間值應(yīng)基于物理層從物理層發(fā)送狀態(tài)轉(zhuǎn)換到物理層接收狀態(tài)所需的時長決定。本場景對射頻器件從發(fā)送狀態(tài)頻繁切換到接收狀態(tài)(反之亦然)的用例至關(guān)重要。

數(shù)據(jù)包之間的時間間隔

數(shù)據(jù)包之間的時間間隔是指前一個幀的最后一位和下一個幀的第一個位之間的時間間隔。與周轉(zhuǎn)時間一樣,數(shù)據(jù)包之間的時間間隔被用作參考,用于確定在發(fā)送/接收另一個數(shù)據(jù)包期間,發(fā)送數(shù)據(jù)包的時間間隔。區(qū)別在于,數(shù)據(jù)包之間的時間間隔是用于同類型的兩個數(shù)據(jù)包(發(fā)送-發(fā)送或接收-接收)之間。收發(fā)器需要使用數(shù)據(jù)包之間的時間間隔來讓物理層為下一個數(shù)據(jù)包做好準(zhǔn)備。

圖12顯示兩個數(shù)據(jù)包:發(fā)射包和發(fā)射包。在這個場景中,命令 sched_tx_packet(0)使收發(fā)器準(zhǔn)備好立即發(fā)送數(shù)據(jù)包。在第一個數(shù)據(jù)包尚未發(fā)送完成時發(fā)送另一個sched_tx_packet(0)命令,會導(dǎo)致調(diào)度程序設(shè)置在當(dāng)前數(shù)據(jù)包發(fā)送完成后,立即開始發(fā)送下一個數(shù)據(jù)包。調(diào)度程序?qū)?shù)據(jù)包之間的時間間隔用作參考,用于確定何時發(fā)送下一個數(shù)據(jù)包。其值由物理層的下降或上升時間決定。這用于確保物理層已準(zhǔn)備好進(jìn)行下一輪數(shù)據(jù)包發(fā)送/接收。

wKgaomSJj92AeViBAABhtMebrs0214.png

圖12. 采用數(shù)據(jù)包之間的時間間隔的數(shù)據(jù)包調(diào)度。

圖13顯示在未設(shè)置數(shù)據(jù)包之間的時間間隔時發(fā)生的錯誤。調(diào)度程序設(shè)置下一個數(shù)據(jù)包在第一個數(shù)據(jù)包發(fā)送/接收完成后立即開始發(fā)送。但是,與周轉(zhuǎn)時間相同,調(diào)度程序并不知道物理層尚未準(zhǔn)備好進(jìn)行另一輪發(fā)送/接收。

wKgZomSJj-OASKT5AABwn9PodDE752.png

圖13. 不采用數(shù)據(jù)包之間的時間間隔的數(shù)據(jù)包調(diào)度。

超時

在無線系統(tǒng)中,超時用于防止器件無限等待響應(yīng)。超時設(shè)置了允許器件等待有效響應(yīng)的時間。如果在該時間段內(nèi)沒有收到有效響應(yīng),將報(bào)告一個錯誤。最常見的超時類型如下:

幀開始超時

檢測到無效同步時,會發(fā)生SOF超時。當(dāng)SOF定時器在接收到同步字之前過期時,也會發(fā)生SOF超時。

圖14顯示在SOF定時器周期內(nèi)檢測到的有效同步地址,圖15顯示在分配時間內(nèi)未檢測到有效同步地址時,發(fā)生SOF超時的場景。

圖15. 因?yàn)橥降刂窡o效,導(dǎo)致SOF超時錯誤。

信號檢測超時

SD周期內(nèi)未檢測到有效前同步碼,或者定時器在接收前同步碼之前過期,此時會發(fā)生信號檢測超時。分別如圖16和17所示。

wKgaomSJh_yAOcbuAAB2jbm3c9I934.jpg

圖16. 因?yàn)閿?shù)據(jù)包傳輸延遲,導(dǎo)致SD超時。

wKgZomSJh_6AavR4AABtlp7WAoE862.jpg

圖17. 因?yàn)槲礄z測到數(shù)據(jù)包,導(dǎo)致SD超時錯誤。

圖18顯示在定時器周期內(nèi)檢測到有效的前同步碼的場景;所以,未檢測到超時。

wKgZomSJiACAR76_AAB_TGXbMt0131.jpg

圖18. 無SD超時。

設(shè)置正確的超時周期是非常重要的。超時時間不能太短或太長。如果超時時間太短,會導(dǎo)致雜散檢測,也就是存在有效數(shù)據(jù)包,但因?yàn)槌瑫r時間太短,沒有足夠的時間去檢測。延長超時時間會降低雜散超時的次數(shù),但會導(dǎo)致器件更長時間處于激活狀態(tài),這會消耗和浪費(fèi)更多功率。

結(jié)論

對于無線系統(tǒng),時間同步是一個非常重要的元素,尤其是對于極為重視數(shù)據(jù)完整性的應(yīng)用。有許多因素會影響到系統(tǒng)同步,充分了解時序參數(shù)的相關(guān)性和特點(diǎn)有助于工程師開發(fā)并對高度可靠的無線系統(tǒng)執(zhí)行無線系統(tǒng)級測試。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 接收機(jī)
    +關(guān)注

    關(guān)注

    8

    文章

    1177

    瀏覽量

    53377
  • 無線通信
    +關(guān)注

    關(guān)注

    58

    文章

    4493

    瀏覽量

    143347
  • 無線系統(tǒng)
    +關(guān)注

    關(guān)注

    0

    文章

    289

    瀏覽量

    21545
收藏 人收藏

    評論

    相關(guān)推薦

    FPGA案例解析:針對源同步時序約束

    約束流程 說到FPGA時序約束的流程,不同的公司可能有些不一樣。反正條條大路通羅馬,找到一種適合自己的就行了。從系統(tǒng)上來看,同步時序約束可以分為系統(tǒng)
    的頭像 發(fā)表于 11-20 14:44 ?7658次閱讀
    FPGA案例解析:針對源<b class='flag-5'>同步</b>的<b class='flag-5'>時序</b>約束

    同步電路設(shè)計(jì)中靜態(tài)時序分析的時序約束和時序路徑

    同步電路設(shè)計(jì)中,時序是一個主要的考慮因素,它影響了電路的性能和功能。為了驗(yàn)證電路是否能在最壞情況下滿足時序要求,我們需要進(jìn)行靜態(tài)時序分析,即不依賴于
    發(fā)表于 06-28 09:35 ?1058次閱讀
    <b class='flag-5'>同步</b>電路設(shè)計(jì)中靜態(tài)<b class='flag-5'>時序</b>分析的<b class='flag-5'>時序</b>約束和<b class='flag-5'>時序</b>路徑

    同步時序系統(tǒng)之基本結(jié)構(gòu)

    ,這個選通信號也可以稱為源同步時鐘信號。源同步時鐘系統(tǒng)中,數(shù)據(jù)和源同步時鐘信號是同步傳輸?shù)?,我們保證這兩個信號的飛行時間完全一致,這樣只要在
    發(fā)表于 12-30 13:54

    系統(tǒng)時序基礎(chǔ)理論之源同步時序要求

    前面已經(jīng)提到源同步時鐘系統(tǒng)設(shè)計(jì)中最重要的一點(diǎn)就是保證data和strobe信號之間的偏移(Skew)最小,引起這些誤差的最主要的因素就是實(shí)際系統(tǒng)中各器件的時序參數(shù)Tco的不同,此外還有
    發(fā)表于 12-30 14:05

    同步時序數(shù)字電路的分析

    同步時序數(shù)字電路的分析二進(jìn)制同步計(jì)數(shù)器 分析步驟: 1.確定電路是否是同步時序數(shù)字電路 2.確定觸發(fā)器的驅(qū)動方程 3.做出狀態(tài)轉(zhuǎn)換表 4.做
    發(fā)表于 10-20 10:10 ?30次下載
    <b class='flag-5'>同步</b><b class='flag-5'>時序</b>數(shù)字電路的分析

    同步時序邏輯電路

    同步時序邏輯電路:本章系統(tǒng)的講授同步時序邏輯電路的工作原理、分析方法和設(shè)計(jì)方法。從同步
    發(fā)表于 09-01 09:06 ?0次下載

    基于粒子群算法的同步時序電路初始化

    摘要:針對同步時序電路的初始化問題,提出了一種新的實(shí)現(xiàn)方法。當(dāng)時序電路中有未確定狀態(tài)的觸發(fā)器時,就不能順利完成該電路的測試生成,因此初始化是時序
    發(fā)表于 05-13 09:36 ?6次下載

    使用時鐘PLL的源同步系統(tǒng)時序分析

    使用時鐘PLL的源同步系統(tǒng)時序分析一)回顧源同步時序計(jì)算Setup Margin = Min Clock Etch Delay – Max
    發(fā)表于 10-05 09:47 ?31次下載

    同步時序電路

    同步時序電路 4.2.1 同步時序電路的結(jié)構(gòu)和代數(shù)法描述
    發(fā)表于 01-12 13:31 ?5156次閱讀
    <b class='flag-5'>同步</b><b class='flag-5'>時序</b>電路

    基于Cadence的源同步時序仿真

    根據(jù)源同步的一些基本問題,在Cadence仿真環(huán)境下,對源同步時序進(jìn)行仿真,仿真結(jié)果表明,設(shè)計(jì)能滿足噪聲容限和過沖,仿真后的可知數(shù)據(jù)線和時間的延時約為0.3ns,滿足源同步
    發(fā)表于 05-29 15:26 ?0次下載
    基于Cadence的源<b class='flag-5'>同步</b><b class='flag-5'>時序</b>仿真

    時序約束步驟:系統(tǒng)同步與源同步

    針對普通時鐘系統(tǒng)存在著限制時鐘頻率的弊端,人們設(shè)計(jì)了一種新的時序系統(tǒng),稱之為源同步時序系統(tǒng)。它最
    的頭像 發(fā)表于 12-20 07:09 ?4586次閱讀
    <b class='flag-5'>時序</b>約束步驟:<b class='flag-5'>系統(tǒng)</b><b class='flag-5'>同步</b>與源<b class='flag-5'>同步</b>

    如何最好地測試無線系統(tǒng)

    本文詳細(xì)討論了無線系統(tǒng)測試中要考慮的重要因素, 特別是涉及定時和同步系統(tǒng)測試, 并探討了在一
    的頭像 發(fā)表于 12-14 14:52 ?875次閱讀
    如何最好地<b class='flag-5'>測試</b><b class='flag-5'>無線</b><b class='flag-5'>系統(tǒng)</b>

    FPGA知識匯集-源同步時序系統(tǒng)

    針對普通時鐘系統(tǒng)存在著限制時鐘頻率的弊端,人們設(shè)計(jì)了一種新的時序系統(tǒng),稱之為源同步時序系統(tǒng)。它最
    的頭像 發(fā)表于 12-26 17:04 ?1004次閱讀

    什么是同步時序電路和異步時序電路,同步和異步電路的區(qū)別?

    同步和異步時序電路都是使用反饋來產(chǎn)生下一代輸出的時序電路。根據(jù)這種反饋的類型,可以區(qū)分這兩種電路。時序電路的輸出取決于當(dāng)前和過去的輸入。時序
    的頭像 發(fā)表于 03-25 17:29 ?2.4w次閱讀
    什么是<b class='flag-5'>同步</b><b class='flag-5'>時序</b>電路和異步<b class='flag-5'>時序</b>電路,<b class='flag-5'>同步</b>和異步電路的區(qū)別?

    永磁同步電機(jī)測試系統(tǒng)的特點(diǎn)

    永磁同步電機(jī)測試系統(tǒng)用業(yè)檢測永磁同步電機(jī)的性能及質(zhì)量
    的頭像 發(fā)表于 06-01 15:18 ?991次閱讀
    永磁<b class='flag-5'>同步</b>電機(jī)<b class='flag-5'>測試</b><b class='flag-5'>系統(tǒng)</b>的特點(diǎn)