信號完整性實際設(shè)計中最常用的源端匹配方式

信號在驅(qū)動器和接收器之間傳輸時，由于源端和末端反射的存在就會導(dǎo)致多次反射，反射的結(jié)果就是導(dǎo)致接收端的波形產(chǎn)生信號的畸變。當(dāng)驅(qū)動器的驅(qū)動能力強時可能導(dǎo)致過沖和振鈴；當(dāng)驅(qū)動器的驅(qū)動能力比較弱時，可能會導(dǎo)致信號邊沿退化嚴(yán)重甚至邊沿不單調(diào)。

當(dāng)過沖超過接收器的規(guī)范要求就會對器件壽命產(chǎn)生影響；過沖過大也會導(dǎo)致信號鏈路上產(chǎn)生遠(yuǎn)高于信號頻率本身的高頻分量，從而導(dǎo)致更加嚴(yán)重的EMI問題，這也可能導(dǎo)致系統(tǒng)設(shè)計失?。划?dāng)振鈴過于嚴(yán)重就會影響信號的有效位寬和噪聲裕量，有效位寬減小會導(dǎo)致信號建立、保持時間余量不足，噪聲余量減小會導(dǎo)致信號抗干擾能力的降低，串?dāng)_和電源噪聲都可能導(dǎo)致信號的誤判；時鐘信號如果存在邊沿不單調(diào)則也可能導(dǎo)致接收器接收數(shù)據(jù)錯誤。因此可以說控制傳輸路徑上的反射是信號完整性分析的首要任務(wù)。而控制反射最常用的手段就是源端匹配和終端端接。

01

源端匹配

實際設(shè)計中最常用的源端匹配方式就是在驅(qū)動器輸出端加串聯(lián)電阻。電阻的阻值需要根據(jù)驅(qū)動器的輸出阻抗來決定，匹配電阻加上驅(qū)動器輸出阻抗等于傳輸線阻抗時能夠完全消除源端的反射。

如上所示，在驅(qū)動器輸出就近加33ohm匹配電阻Rmatch，使Rmatch+Rs=50ohm。信號進(jìn)入傳輸線時在Vdrv點50ohm電阻和50ohm的傳輸線分壓，得到的信號幅值只有1.65V。1.65V的入射電壓沿傳輸線傳播到接收端發(fā)生全反射，產(chǎn)生1.65V的反射信號。這就導(dǎo)致在接收端接收到的幅值為3.3V，同時反射信號向源端傳輸，由于源端的阻抗已經(jīng)匹配，當(dāng)反射信號到達(dá)源端之后就不會再發(fā)生反射。

由此可見，源端匹配的作用就是讓驅(qū)動器輸出端的阻抗（包含驅(qū)動器內(nèi)阻和匹配電阻）與傳輸線阻抗匹配，抑制了終端不匹配導(dǎo)致的反射信號在源端發(fā)生二次反射，進(jìn)而抑制了多次反射的發(fā)生。抑制了多次反射，也就抑制了信號的過沖和振鈴，無論對器件的壽命還是接收端信號的有效判決都有重要的意義。

采用源端匹配方式時，需要注意匹配電阻阻值的選擇和匹配電阻布局這兩個方面。源端匹配電阻選擇以匹配傳輸線阻抗為目的，但也并不是選擇了合適的阻值就能夠起到預(yù)期的作用，如果匹配電阻的布局不合理它的效果就會大打折扣。

0２

匹配電阻的布局

前面講傳輸線的效應(yīng)時曾經(jīng)提到，通常認(rèn)為當(dāng)信號傳輸延時小于信號上升時間1/6時，互連線處在集總區(qū)域，不會體現(xiàn)出傳輸線效應(yīng)。這一點應(yīng)用到匹配電阻的布局中就要求，源端匹配電阻布局要盡量靠近驅(qū)動器。因為只有讓匹配電阻和驅(qū)動器內(nèi)阻之間的互連線（TLD2）延時小于信號上升時間的1/6才能夠使驅(qū)動器內(nèi)阻和這段互連線加上匹配電阻看作是集總的，將這三部分集總在一起考慮。

下面我們可以仿真對比一下當(dāng)信號上升時間為50ps時驅(qū)動器內(nèi)阻到匹配電阻的互連線延時分別為8ps（小于50ps的1/6）、20ps、50ps（與信號上升時間相當(dāng)）時的接收器件接收到的信號波形。

為了更好地觀測仿真結(jié)果，將三種情況信號的延時分別錯開了1ns。

需要注意的是，這里的仿真為了讓讀者更加清晰的看到驅(qū)動器內(nèi)阻到匹配電阻的互連線延時的影響，將信號的上升時間設(shè)置為50ps是非?？欤瑢嶋H應(yīng)用中除了高速串行鏈路和DDR等高速并行總線上升時間并不會達(dá)到這么快。

從上面的仿真結(jié)果可以看出：

1.驅(qū)動器內(nèi)阻到匹配電阻的互連線長度對接收器接收波形有很大影響，會在接收波形穩(wěn)定電平處產(chǎn)生周期性的過沖和震蕩，且過沖的間隔等于傳輸線延時的兩倍。這說明由于驅(qū)動器內(nèi)阻到匹配電阻的互連線的存在使得源端并沒有完全匹配，在驅(qū)動器和接收器之間還是存在著反射信號；

2.驅(qū)動器內(nèi)阻到匹配電阻的互連線延時小于信號上升時間延時1/6時產(chǎn)生的反射信號對信號質(zhì)量影響很??；互連線延時超過信號上升時間延時1/6、甚至和信號上升時間相當(dāng)時產(chǎn)生的反射信號非常大，會產(chǎn)生比較大的過沖，且過沖的幅度隨著延時的增大而增大，匹配電阻所起到的匹配效果也會更差。

由此可見，對于一個上升時間有1ns左右的LVTTL或者CMOS電平信號，只要驅(qū)動器內(nèi)阻到匹配電阻之間的延時不超過150ps，匹配電阻就能起到良好的匹配效果。微帶線的延時大概140ps/inch，帶狀線170ps/inch，也就是說只要這段互連線布線長度不超過1inch即可；但是對于DDR等高速內(nèi)存接口上升時間可能只有幾十ps，這對匹配電阻的布局和布線要求就相當(dāng)嚴(yán)格了，因此這些高速接口常常使用的是芯片內(nèi)部匹配端接。

0３

驅(qū)動器的驅(qū)動能力

驅(qū)動器輸出阻抗從一定程度上反映了驅(qū)動器的驅(qū)動能力。根據(jù)輸出電阻的大小可以分為過驅(qū)動和欠驅(qū)動兩種情況。下圖所示為驅(qū)動器輸出一個上升時間500ps的3.3V階躍信號，輸出阻抗分別為20ohm、80ohm的時候，在接收端接收到的信號波形。

所謂過驅(qū)動就是驅(qū)動器輸出阻抗（驅(qū)動器內(nèi)阻加上源端匹配電阻）小于傳輸線阻抗的情況，此時進(jìn)入傳輸線的入射電壓大于1/2VCCIO，接收端反射回來的信號在源端發(fā)生負(fù)反射從而使接收端信號產(chǎn)生過沖和振鈴，經(jīng)過多次反射后穩(wěn)定于VCCIO電平。

欠驅(qū)動就是驅(qū)動器輸出阻抗大于傳輸線阻抗的情況，此時進(jìn)入傳輸線的入射電壓小于1/2VCCIO，接收端接收到的電壓幅值小于VCCIO，接收端反射回來的信號在源端發(fā)生正反射從而使接收端信號產(chǎn)生階梯狀上升的趨勢，經(jīng)過幾次反射之后才能到達(dá)穩(wěn)定的VCC電平。總體上看，過驅(qū)動時信號邊沿很陡并且存在過沖，而欠驅(qū)動時信號邊沿很緩。

另外，除了使用驅(qū)動器輸出阻抗來表示驅(qū)動器輸出能力之外，還可以使用驅(qū)動電流來表示驅(qū)動能力的大小，比如說xilinx的FPGA中LVTTL、CMOS電平的驅(qū)動電流通常在4mA到24mA可調(diào)，驅(qū)動電流越大說明驅(qū)動能力越強。

0４

—

信號上升時間

信號上升時間對信號質(zhì)量有重要的影響。在過驅(qū)動情況下，如果上升時間很快，信號將很快達(dá)到過沖的峰值，如果信號的上升時間很長那么過沖達(dá)到峰值的時間也會變長甚至不能達(dá)到峰值；在欠驅(qū)動的情況下，信號的上升時間很短會在信號邊沿上形成明顯的臺階，隨著信號上升時間的增大臺階會越來越不明顯最后可能消失。無論是過沖還是臺階它們的寬度都和傳輸線延時有關(guān)，由此信號上升時間和傳輸線延時應(yīng)該有一定的關(guān)系使相互作用對最終信號質(zhì)量產(chǎn)生影響。

過驅(qū)動情況下，驅(qū)動器到接收器之間傳輸線延時為1ns，信號上升時間分別為1ns、2ns、3ns情況接收器接收波形如下圖所示：

當(dāng)信號上升時間小于2倍的傳輸線延時，接收端過沖能夠達(dá)到峰值；當(dāng)信號上升時間大于2倍的傳輸線延時時, 接收端過沖峰值減小，上升時間越大過沖越不明顯。

欠驅(qū)動情況下，驅(qū)動器到接收器之間傳輸線延時為1ns，信號上升時間分別為1ns、2ns、3ns情況接收器接收波形如下圖所示：

當(dāng)信號上升時間小2倍的傳輸線延時時，接收端信號存在臺階，臺階的大小為2倍的傳輸線延時減去上升時間；當(dāng)信號上升時間大于2倍的傳輸線延時時, 接收端臺階不再明顯，上升時間越大信號的邊沿越緩。這再一次證明了為什么說上升時間越快、傳輸線長度越長帶來的信號完整性問題越嚴(yán)重。