應(yīng)用工程師咨詢：串行轉(zhuǎn)換器的接口-II

Q.在上一期的討論結(jié)束時(shí)，我在ADC和微控制器之間建立通信時(shí)遇到了問(wèn)題。如果您還記得，無(wú)論模擬輸入上的電壓如何，微控制器似乎總是在讀取FFF（HEX）的轉(zhuǎn)換結(jié)果。可能是什么原因造成的？

A. 有許多可能與計(jì)時(shí)相關(guān)的錯(cuò)誤源。您可以通過(guò)將所有定時(shí)信號(hào)連接到邏輯分析儀或多通道示波器（至少需要三個(gè)通道才能同時(shí)查看所有信號(hào)）來(lái)開(kāi)始解決此問(wèn)題。您在屏幕上看到的內(nèi)容類似于下圖中的時(shí)序圖。首先確保正在生成啟動(dòng)轉(zhuǎn)換命令 （CONVST）（來(lái)自微振蕩器或獨(dú)立振蕩器）。一個(gè)常見(jiàn)的錯(cuò)誤是應(yīng)用極性錯(cuò)誤的CONVST信號(hào)。轉(zhuǎn)換仍會(huì)執(zhí)行，但不會(huì)在您期望時(shí)執(zhí)行。同樣重要的是要記住，CONVST信號(hào)通常有一個(gè)最小脈沖寬度要求（通常約為50 ns）。來(lái)自快速微處理器的標(biāo)準(zhǔn)寫(xiě)入或讀取脈沖可能無(wú)法滿足此要求。如果太短，可以通過(guò)插入軟件等待狀態(tài)來(lái)延長(zhǎng)脈沖寬度。

確保微在讀取周期開(kāi)始之前等待轉(zhuǎn)換完成。您的軟件應(yīng)該記錄轉(zhuǎn)換所需的時(shí)間，或者等待ADC的轉(zhuǎn)換結(jié)束（EOC）指示器在微中生成中斷。確保EOC信號(hào)的極性正確，否則ADC將在轉(zhuǎn)換過(guò)程中引起中斷。如果微處理器沒(méi)有響應(yīng)中斷，則應(yīng)檢查軟件中中斷的配置。

同樣重要的是，當(dāng)串行時(shí)鐘線（SCLK）不尋址轉(zhuǎn)換器時(shí)，考慮串行時(shí)鐘線的狀態(tài)。正如我在前面的討論中提到的，某些DAC和ADC不能在連續(xù)串行時(shí)鐘下正常工作。除此之外，某些設(shè)備還要求 SCLK 信號(hào)始終處于一種特定狀態(tài)。

問(wèn)：好的我已經(jīng)發(fā)現(xiàn)并糾正了我的軟件中的一些錯(cuò)誤，事情似乎正在改善。轉(zhuǎn)換器的數(shù)據(jù)隨著輸入電壓的變化而變化，但轉(zhuǎn)換結(jié)果似乎沒(méi)有可識(shí)別的格式。

A.同樣，有許多可能的錯(cuò)誤源。ADC將以直接二進(jìn)制或二進(jìn)制補(bǔ)碼格式輸出其轉(zhuǎn)換結(jié)果（BCD數(shù)據(jù)轉(zhuǎn)換器不再?gòu)V泛使用）。檢查您的微處理器是否配置為接受適當(dāng)?shù)母袷健Ｈ绻荒軐⑽⑴渲脼橹苯咏邮芏M(jìn)制補(bǔ)碼，您可以通過(guò)將數(shù)字與 100 進(jìn)行獨(dú)占或 . . . .00 二進(jìn)制。

通常，串行時(shí)鐘的前沿（上升或下降）將使能數(shù)據(jù)從ADC流出并進(jìn)入數(shù)據(jù)總線。然后，后緣將數(shù)據(jù)計(jì)時(shí)到微處理器中。確保微型和ADC在同一約定下工作，并且滿足所有建立和保持時(shí)間。轉(zhuǎn)換結(jié)果恰好是人們期望的一半或兩倍，這是一個(gè)跡象，表明數(shù)據(jù)（尤其是MSB）的時(shí)鐘在錯(cuò)誤的邊緣。同樣的問(wèn)題在串行DAC中表現(xiàn)為輸出電壓是預(yù)期值的一半或兩倍。

驅(qū)動(dòng)轉(zhuǎn)換器的數(shù)字信號(hào)應(yīng)該是干凈的。除了可能對(duì)設(shè)備造成長(zhǎng)期損壞外，過(guò)沖或下沖還會(huì)導(dǎo)致轉(zhuǎn)換和通信錯(cuò)誤。該圖顯示了一個(gè)具有大過(guò)沖尖峰的信號(hào)，該信號(hào)驅(qū)動(dòng)單電源轉(zhuǎn)換器的時(shí)鐘輸入。在這種情況下，時(shí)鐘輸入驅(qū)動(dòng)PNP晶體管的基極。按照通常的做法，器件的P型基板在內(nèi)部連接到可用的最負(fù)電位 - 在這種情況下，接地。SCLK線路上地下超過(guò)0.3伏的偏移足以開(kāi)始打開(kāi)N型基極和P型基板之間的寄生二極管。如果這種情況經(jīng)常發(fā)生，從長(zhǎng)遠(yuǎn)來(lái)看，可能會(huì)導(dǎo)致設(shè)備損壞。

在短期內(nèi)，雖然不會(huì)造成損壞，但為通常惰性的基板通電會(huì)影響器件中的其他晶體管，并可能導(dǎo)致為每個(gè)施加的脈沖檢測(cè)到多個(gè)時(shí)鐘脈沖。由此產(chǎn)生的抖動(dòng)在串行轉(zhuǎn)換器中是一個(gè)嚴(yán)重的問(wèn)題，但在并行轉(zhuǎn)換器中則不是一個(gè)問(wèn)題，因?yàn)樽x寫(xiě)周期通常取決于第一個(gè)施加的脈沖;后續(xù)脈沖將被忽略。但是，如果在轉(zhuǎn)換過(guò)程中存在此類信號(hào)，串行和并行轉(zhuǎn)換器的噪聲性能都會(huì)受到影響。

該圖顯示了如何輕松減少過(guò)沖。一個(gè)小電阻串聯(lián)在導(dǎo)致問(wèn)題的數(shù)字線路上。該電阻將與數(shù)字輸入的寄生電容C（par）結(jié)合，形成一個(gè)低通濾波器，該濾波器應(yīng)消除接收信號(hào)上的任何振鈴。通常建議使用 50W 電阻，但可能需要進(jìn)行一些實(shí)驗(yàn)。如果數(shù)字輸入的內(nèi)部電容不足，則可能還需要從輸入端增加一個(gè)外部電容到地。同樣，實(shí)驗(yàn)是必要的 - 但一個(gè)好的起點(diǎn)是大約10 pF。

Q.您提到時(shí)鐘過(guò)沖會(huì)降低轉(zhuǎn)換器的噪聲性能。從接口的角度來(lái)看，我還能做些什么來(lái)獲得良好的信噪比嗎？

A.由于您的系統(tǒng)在混合信號(hào)環(huán)境（即模擬和數(shù)字）中運(yùn)行，因此接地方案至關(guān)重要。您可能知道，因?yàn)?a target="_blank">數(shù)字電路是嘈雜的，因此模擬和數(shù)字接地應(yīng)保持獨(dú)立，僅在一個(gè)點(diǎn)連接。這種連接通常在電源上進(jìn)行。事實(shí)上，如果模擬和數(shù)字器件由公共電源供電，例如+5 V或+3.3 V單電源系統(tǒng)，則別無(wú)選擇，只能將接地連接回電源。但是轉(zhuǎn)換器的數(shù)據(jù)手冊(cè)中可能有一條指令，用于連接器件上的引腳AGND和DGND！那么，如何避免在接地連接在兩個(gè)地方時(shí)產(chǎn)生接地環(huán)路呢？

下圖顯示了如何解決這一明顯的困境。關(guān)鍵是轉(zhuǎn)換器引腳上的AGND和DGND標(biāo)簽是指這些引腳所連接的轉(zhuǎn)換器部件。整個(gè)設(shè)備應(yīng)被視為模擬設(shè)備。因此，在AGND和DGND引腳連接在一起后，應(yīng)該有一個(gè)連接到系統(tǒng)的模擬地。誠(chéng)然，這將導(dǎo)致轉(zhuǎn)換器的數(shù)字電流在模擬接地層中流動(dòng)，但這通常比將轉(zhuǎn)換器的DGND引腳暴露在嘈雜的數(shù)字接地層中要小得多。本例還顯示了一個(gè)數(shù)字緩沖器（稱為數(shù)字地），用于將轉(zhuǎn)換器的串行數(shù)據(jù)引腳與噪聲串行總線隔離開(kāi)來(lái)。如果轉(zhuǎn)換器與微處理器建立點(diǎn)對(duì)點(diǎn)連接，則可能不需要此緩沖器。

該圖還顯示了如何應(yīng)對(duì)使用單個(gè)電源為混合信號(hào)系統(tǒng)供電的日益常見(jiàn)的挑戰(zhàn)。與接地情況一樣，我們將單獨(dú)的電源線（最好是電源層）連接到電路的模擬和數(shù)字部分。我們將轉(zhuǎn)換器的數(shù)字電源引腳視為模擬。但與模擬電源引腳進(jìn)行一些隔離（電感形式）是合適的。請(qǐng)記住，轉(zhuǎn)換器的兩個(gè)電源引腳都應(yīng)具有單獨(dú)的去耦電容。數(shù)據(jù)手冊(cè)將推薦合適的電容，但一個(gè)好的經(jīng)驗(yàn)法則是0.1 μF。如果空間允許，每個(gè)器件還應(yīng)包括一個(gè) 10μF 電容器。

Q.我想使用光隔離器在ADC和微控制器之間設(shè)計(jì)一個(gè)隔離的串行接口。使用這些設(shè)備時(shí)，我應(yīng)該注意什么？

A.光隔離器（也稱為光耦合器）可用于創(chuàng)建簡(jiǎn)單且廉價(jià)的高壓隔離柵。轉(zhuǎn)換器和微型之間存在電流隔離柵也意味著不再需要連接模擬和數(shù)字系統(tǒng)接地。如圖所示，AD7714精密ADC和常用的68HC11微控制器之間的隔離串行接口只需三個(gè)光隔離器即可實(shí)現(xiàn)。

但是，設(shè)計(jì)人員應(yīng)該意識(shí)到，即使串行通信以較慢的速度運(yùn)行時(shí)，將上升和下降時(shí)間相對(duì)較慢的光隔離器與CMOS轉(zhuǎn)換器一起使用也會(huì)引起問(wèn)題。

CMOS邏輯輸入設(shè)計(jì)為由確定邏輯零或邏輯零驅(qū)動(dòng)。在這些狀態(tài)下，它們提供和吸收最少量的電流。但是，當(dāng)輸入電壓在邏輯零和邏輯一之間轉(zhuǎn)換（0.8 V至2.0 V）時(shí)，柵極將消耗更多的電流。如果所使用的光隔離器的上升和下降時(shí)間相對(duì)較慢，則在死區(qū)中花費(fèi)的時(shí)間過(guò)長(zhǎng)會(huì)導(dǎo)致柵極自熱。這種自發(fā)熱傾向于將邏輯門的閾值電壓向上移動(dòng)，這可能導(dǎo)致轉(zhuǎn)換器將單個(gè)時(shí)鐘邊沿解釋為多個(gè)時(shí)鐘脈沖。為了防止這種閾值抖動(dòng)，來(lái)自光隔離器的線路應(yīng)使用施密特觸發(fā)電路進(jìn)行緩沖，以便為轉(zhuǎn)換器提供快速、鋒利的邊沿。

審核編輯：郭婷