過采樣ADC，實(shí)現(xiàn)16位分辨率

ADI公司的兩款CMOS高速16位過采樣A/D轉(zhuǎn)換器，用于在需要低功耗、小尺寸和低成本單芯片解決方案的應(yīng)用中處理具有寬動態(tài)范圍的寬帶信號。

AD9260在20倍過采樣模式下使用8 MSPS時鐘（圖1），能夠以16.2 MHz字速率輸出5位信號，提供1.01 MHz信號通帶、0.004 dB紋波和100 dB SFDR（無雜散動態(tài)范圍）。AD7723具有19.2 MHz時鐘，采用16倍過采樣，能夠以16.460 MHz輸出字速率為1 kHz輸入提供2位性能。在要求較低的應(yīng)用中，為了節(jié)省電池容量，AD9260的功耗要求可以從585 mW降至150 mW;AD7723的500 mW功率可以減半。AD7723還具有200 μW待機(jī)模式。該表提供了一些額外的比較點(diǎn)。

圖1.AD9260 SFDR：單音（100 dB）和雙音（95 dB）性能。

兩個器件都有內(nèi)部基準(zhǔn);AD7723提供2.5 V電壓，AD9260的基準(zhǔn)電壓源具有1.0和2.5 V模式。它們采用44引腳QFP封裝，AD9260采用MQFP封裝，AD7723采用PQFP封裝。兩款器件均采用+5 V模擬和數(shù)字電源供電，但AD9260的數(shù)字電源額定工作電壓為+3 V，以實(shí)現(xiàn)功耗經(jīng)濟(jì)性和最小噪聲。評估板適用于每種類型。

典型應(yīng)用：寬帶寬和高采樣率下的16位性能在通信設(shè)備中特別有用。一個關(guān)鍵的例子是用于全雙工通信的調(diào)制解調(diào)器中的回聲消除，其中共享同一通道以同時發(fā)送和接收信號（圖 2）。在這種設(shè)備中，強(qiáng)發(fā)射信號（及其回波）和弱接收信號在時間或頻率上可能非常接近。為了使用DSP技術(shù)對信號進(jìn)行分類，必須首先將信號轉(zhuǎn)換為數(shù)字信號，而不會損失噪聲中的小分量，也不會因失真大分量而產(chǎn)生雜散分量（雜散）。這就要求采用具有高SFDR、低失真（諧波和互調(diào)）和低量化噪聲的寬動態(tài)范圍器件。

圖2.全雙工數(shù)字錯誤消除調(diào)制解調(diào)器。

AD9260已成功針對有線和無線通信應(yīng)用進(jìn)行了評估，例如寬帶蜂窩基站、回聲消除ADSL調(diào)制解調(diào)器、單對HDSL調(diào)制解調(diào)器、導(dǎo)航系統(tǒng)和寬帶CDMA基站。這兩款器件的高速、動態(tài)范圍、低功耗、高集成度和低價(jià)格使其可用于聲納、無線電、儀器儀表、測試設(shè)備以及其他信號捕獲和分析應(yīng)用。當(dāng)吞吐速率合適時，AD7723的低成本和特殊特性可用于需要待機(jī)條件、需要選擇串行或并行操作和/或需要16或更高過采樣比的帶通應(yīng)用。

體系結(jié)構(gòu)注意事項(xiàng)

傳統(tǒng)上，Σ-Δ A/D轉(zhuǎn)換器以低成本為工業(yè)、音頻和低頻通信應(yīng)用提供高分辨率，但分辨率和速度之間的權(quán)衡通常將帶寬限制在200 kHz以下。二階單位比特調(diào)制器可以滿足工業(yè)市場的高分辨率要求，但代價(jià)是過采樣比（OSR）大，并且固有地不適合高輸出數(shù)據(jù)速率（ODR）應(yīng)用。

單環(huán)路調(diào)制器通常通過增加環(huán)路中的積分階數(shù)來增加帶寬。例如，使用七階調(diào)制器的AD7722在7 kHz輸出數(shù)據(jù)速率下具有90 dB SNR，時鐘頻率為195.12 MHz。通過提高此類轉(zhuǎn)換器的ODR速率來提高帶寬將很困難，因?yàn)檫@需要更昂貴的制造工藝和能夠建立到所需精度的耗電積分放大器。因此，出于實(shí)際考慮，單環(huán)路單位比特架構(gòu)的輸出數(shù)據(jù)速率為5-100 kHz。

為了擴(kuò)展分辨率/帶寬邊界，需要新的架構(gòu)。雖然細(xì)節(jié)超出了本次簡要討論的范圍，但值得注意的是，AD9260涉足新領(lǐng)域，以實(shí)現(xiàn)最先進(jìn)的巡回賽解決方案;AD7723成功實(shí)現(xiàn)了先進(jìn)的級聯(lián)設(shè)計(jì)方法。我們的大多數(shù)Σ-Δ型ADC中使用的單比特DAC雖然保證了出色的失真，但會產(chǎn)生大量量化噪聲，從而降低SNR。通過在調(diào)制器中使用多位DAC，并采用隨機(jī)混頻技術(shù)對DAC的非線性進(jìn)行隨機(jī)化，AD9260實(shí)現(xiàn)了高分辨率和良好的失真。為了進(jìn)一步降低量化噪聲的影響，在AD9260和AD7723中，首先測量DAC增加的量化噪聲，然后以數(shù)字方式減去。

特點(diǎn)和性能

AD9260（圖3）通過將Σ-Δ技術(shù)與高速流水線模數(shù)轉(zhuǎn)換器相結(jié)合，以適中的8×過采樣比實(shí)現(xiàn)了高動態(tài)范圍和極寬輸入信號帶寬。差分模擬輸入被饋入采用2位閃存量化器和5位反饋的二階Σ-Δ調(diào)制器。同時，5位流水線A/D轉(zhuǎn)換器可以更精確地量化閃存轉(zhuǎn)換器的輸入。環(huán)路架構(gòu)提供相當(dāng)于具有 12 位量化器和 12 位反饋的穩(wěn)定二階環(huán)路，不受空閑音調(diào)和其他有時與高階單比特 Σ-Δ 調(diào)制器相關(guān)的特性的影響。

圖3.AD9260原理框圖

調(diào)制器輸出饋入三級抽取濾波器，MODE控制允許輸出旁路任何或所有級，提供時鐘速率（1×或抽取2×、4×或8×的輸出選擇。抽取濾波器的阻帶抑制1.25至18.75 MHz之間的頻率，大大放寬了模擬輸入的抗混疊要求。片內(nèi)提供帶緩沖器的基準(zhǔn)電壓源。在2.5 V模式（最佳噪聲和失真）下，可以處理4 V p-p滿量程差分輸入。在 1V 模式下，量程為 1.6 V 峰峰值。也可通過外部電阻分壓器提供任意可編程值。偏置調(diào)整使功耗與時鐘速率成比例，從而在時鐘速率從20 MSPS降至5 MSPS和585至150 mW時降低功耗（和性能）。

AD7723（圖4）使用多個級聯(lián)一階和二階Σ-Δ調(diào)制器，每個調(diào)制器由一個或多個積分器、一個比較器和一個1位DAC組成。第一個調(diào)制器執(zhí)行實(shí)際的模數(shù)轉(zhuǎn)換，隨后的調(diào)制器及其校正邏輯依次消除前一個調(diào)制器貢獻(xiàn)的量化噪聲，同時通過向上移動自己的量化噪聲來降低自身的本底噪聲。為了滿足AD7723的性能要求，采用了5階噪聲整形，導(dǎo)致輸出僅包含輸入信號和調(diào)制器5的4階整形量化噪聲。

圖4.AD7723原理框圖

AD7723的時鐘頻率最高可達(dá)19.2 MHz。5級FIR抽取濾波器用于降低輸出數(shù)據(jù)速率并消除帶外量化噪聲。ADC輸出可從第4個或第5個濾波器獲取。來自第四個濾波器的數(shù)據(jù)的輸出數(shù)據(jù)速率（ODR）為1.2 MHz，SINAD為85 dB，而來自第五個濾波器的數(shù)據(jù)的ODR為5 kHz，但SINAD更高，為600 dB。第88個濾波器也可以配置為高通濾波器，使AD5可用作帶通ADC。

AD7723提供靈活的串行或并行接口、高過采樣率（OSR），以最大限度地降低抗混疊濾波器的復(fù)雜性，并接受單極性或雙極性輸入，以便與輸入驅(qū)動電路進(jìn)行簡單接口。工作溫度范圍為 -40 至 +85° C。

審核編輯：郭婷