0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

積分器和采樣保持器中單極和兩級(jí)運(yùn)放環(huán)路帶寬分析

冬至子 ? 來源:臣揚(yáng) ? 作者:陳陽 ? 2023-06-18 15:02 ? 次閱讀

前言

積分器和采樣保持器(S/H)是數(shù)?;旌?a href="http://www.ttokpm.com/v/tag/123/" target="_blank">集成電路中一個(gè)關(guān)鍵的模塊,常被用來進(jìn)行信號(hào)采樣或積分。為了保持采樣/積分的精度,積分器和采樣保持器中運(yùn)放需要在規(guī)定的時(shí)間內(nèi)充分地建立,通常這個(gè)過程分為大信號(hào)建立和小信號(hào)建立兩個(gè)過程,前者用運(yùn)放的壓擺率(Slew Rata,SR)衡量,后者和運(yùn)放的閉環(huán)帶寬BW,也可以說是時(shí)間常數(shù)()息息相關(guān)。因此,SR和BW是評(píng)價(jià)積分器或采樣保持電路中運(yùn)放的關(guān)鍵指標(biāo)和設(shè)計(jì)考量。

本文分別對(duì)應(yīng)用單級(jí)運(yùn)放和兩級(jí)運(yùn)放兩種情況下的積分器或S/H在積分/保持相位的帶寬進(jìn)行了簡(jiǎn)單的分析,以此為設(shè)計(jì)者在設(shè)計(jì)積分器/采樣保持電路時(shí)設(shè)計(jì)運(yùn)放提供參考。不足之處請(qǐng)讀者指正。

積分器和S/H環(huán)路帶寬分析

圖片

圖1 積分器和S/H電路積分/保持相電路

積分器和S/H電路工作在積分或保持狀態(tài)下電路如圖1所示(為簡(jiǎn)化采用單端電路展示)。在該相位,由于閉環(huán)運(yùn)放的虛短虛斷特性,電容C1上的電荷全部轉(zhuǎn)移至電容C2上。如果作為采樣保持電路,則在采樣相時(shí)通過額外的開關(guān)(圖1未給出)對(duì)C2上的電荷清零,那么那保持相電荷完全轉(zhuǎn)移后,得到輸出為:V OUT =V IN *(C 1 /C 2 )。

如果作為積分器,那么第n個(gè)積分周期電荷完全轉(zhuǎn)移后得到的輸出為:V OUT [n]=V OUT [n-1]+V IN *(C 1 /C 2 )。

上述的過程并不是在開關(guān)切換之后就立即完成的,而是一個(gè)過程,其時(shí)間由運(yùn)放的帶寬(輸入信號(hào)大時(shí)還存在大信號(hào)壓擺過程)決定的。因?yàn)檫\(yùn)放為了保持穩(wěn)定性,一般為一個(gè)單極點(diǎn)系統(tǒng),因此上述建立過程其實(shí)就是一個(gè)一階RC小信號(hào)建立,運(yùn)放的閉環(huán)帶寬即反應(yīng)建立的時(shí)間常數(shù)。因此,研究運(yùn)放在該環(huán)路中的閉環(huán)帶寬是探究建立時(shí)間或建立精度的重要過程。

單級(jí)運(yùn)放積分器和S/H閉環(huán)帶寬分析

圖片

圖2 單級(jí)運(yùn)放積分器或S/H電路積分/保持相小信號(hào)模型

采用單級(jí)運(yùn)放的積分器或S/H在積分或保持相的小信號(hào)如圖2所示。要計(jì)算帶寬,我們需要明確三個(gè)量:* 運(yùn)放跨導(dǎo)gm

  • 環(huán)路的反饋系數(shù)β
  • 運(yùn)放的等效負(fù)載電容Cequ

首先跨導(dǎo)gm即為運(yùn)放的自身跨導(dǎo)值。

其次,反饋系數(shù)由電容C1和C2分壓產(chǎn)生,其值為β=C 2 /(C 1 +C 2 )。

最后也是最重要的是等效負(fù)載電容。運(yùn)放的輸出負(fù)載電容由兩部分組成:1) 積分器或S/H的負(fù)載電容C L ,通常這個(gè)電容為后面所銜接電路的輸入電容;2) C1和C2組成的等效電容,由于運(yùn)放的輸入為虛斷點(diǎn),因此該等效電容即為C1和C2兩個(gè)電容的串聯(lián)值。運(yùn)放的輸出等效電容Cequ因此可以被表示為式(1):

在計(jì)算閉環(huán)帶寬時(shí),本文提供如下兩種思路:

思路1

首先根據(jù)運(yùn)放跨導(dǎo)和等效負(fù)載電容計(jì)算出運(yùn)放的單位增益帶寬積GBW,如式(2)所示:

由于閉環(huán)增益為1/β,因此閉環(huán)帶寬可通過GBW除以閉環(huán)增益1/β得到,如式(3)所示:

得到帶寬后,時(shí)間常數(shù)即為1/BW,如式(4)所示:

思路2

閉環(huán)運(yùn)放的輸出阻抗可以表示為式(5):

閉環(huán)運(yùn)放的時(shí)間常數(shù)為Rout與Cequ的乘積,因此可被表示為式(6):

帶寬即為時(shí)間常數(shù)的倒數(shù)。

上述兩種方式在本質(zhì)上是一樣的,不過是兩種不同的理解方式,而兩者計(jì)算所得值也是相同的。

根據(jù)上述過程我們得到了積分或S/H電路在積分或保持相的閉環(huán)帶寬和時(shí)間常數(shù)公式,在設(shè)計(jì)時(shí)我們可以通過該公式對(duì)自己設(shè)計(jì)的電路能否在時(shí)鐘所給的時(shí)間內(nèi)充分建立進(jìn)行評(píng)估。

兩級(jí)運(yùn)放積分器和S/H閉環(huán)帶寬分析

圖片

圖3 兩級(jí)運(yùn)放積分器或S/H電路積分/保持相小信號(hào)模型

相比單級(jí)運(yùn)放,兩級(jí)運(yùn)放的情況會(huì)更復(fù)雜一些,主要的原因?yàn)槠浒瑑蓚€(gè)極點(diǎn)。如圖3所示,兩個(gè)極點(diǎn)分別為第一級(jí)運(yùn)放的輸出和第二級(jí)運(yùn)放的輸出。通常我們?cè)谠O(shè)計(jì)兩級(jí)運(yùn)放時(shí),為了保證其具有足夠的相位裕度,會(huì)通過密勒補(bǔ)償將兩個(gè)極點(diǎn)進(jìn)行分裂,最終第一級(jí)運(yùn)放輸出形成的極點(diǎn)在補(bǔ)償后成為主極點(diǎn)。計(jì)算兩級(jí)運(yùn)放組成的積分器或S/H電路的閉環(huán)帶寬,按照我們?cè)谟?jì)算單級(jí)運(yùn)放情況時(shí)采用的思路2,則需要我們計(jì)算形成閉環(huán)后的主極點(diǎn)大小,也就是計(jì)算主極點(diǎn)處的電阻(或電導(dǎo))和電容值。主極點(diǎn)處的閉環(huán)點(diǎn)電導(dǎo)值為式(7):

該公式的由來可以解釋如下:

  • 假如在第一級(jí)輸出添加一個(gè)電壓V,則該電壓傳到第二級(jí)輸出值為gm2r out2 *V;
  • 經(jīng)過反饋路徑傳到第一級(jí)輸入值為:βgm2r out2 *V;
  • 之后在第一級(jí)輸出產(chǎn)生的電流值大小為:βgm1gm2r out2 *V;

綜上,第一級(jí)輸出的跨導(dǎo)值為:βgm1gm2r out2 。上述rout2為第二級(jí)運(yùn)放的小信號(hào)輸出電阻(圖3中省略)。

根據(jù)密勒效應(yīng),主極點(diǎn)處電容值為式(8):

因此,運(yùn)放閉環(huán)帶寬表示為式(9):

運(yùn)放閉環(huán)時(shí)間常數(shù)即為閉環(huán)帶寬的倒數(shù)。

單級(jí)運(yùn)放和兩級(jí)運(yùn)放情況下對(duì)比

式(9)中,我們可以明顯地看出閉環(huán)的帶寬為GBW-g m1 /CC與反饋系數(shù)β之積,而在單級(jí)運(yùn)放中也是這樣的,這也符合我們?cè)诶S等書本上所學(xué)習(xí)的知識(shí)。但是,單級(jí)運(yùn)放和兩級(jí)運(yùn)放還是存在區(qū)別,單級(jí)運(yùn)放的帶寬受負(fù)載電容C L ,采樣電容C 1 ,積分電容或保持電容C2直接影響,而兩級(jí)運(yùn)放似乎不受這三個(gè)電容的影響(在反饋系數(shù)不變時(shí)),其只受到彌勒補(bǔ)償電容CC的影響。造成這樣結(jié)果的原因是兩級(jí)運(yùn)放本身在設(shè)計(jì)時(shí)便將第二級(jí)輸出定為非主極點(diǎn),其在保持相位裕度充足時(shí),是不會(huì)影響帶寬的。

電路設(shè)計(jì)時(shí),由兩者區(qū)別可以得到一個(gè)啟示:如果采用兩級(jí)運(yùn)放,電路中采樣電容,積分或保持電容,負(fù)載電容改變只能通過影響反饋系數(shù)來影響閉環(huán)帶寬和時(shí)間常數(shù),如果只是改變了電容的絕對(duì)值而不改變反饋系數(shù),那么時(shí)間常數(shù)就不需要重新仿真或者計(jì)算了。然后,如果采用單級(jí)運(yùn)放,每一個(gè)電容的每一次更改都有可能影響到閉環(huán)帶寬和時(shí)間常數(shù),可能都需要重新仿真和計(jì)算。

總結(jié)

本文分別分析了采用單級(jí)和兩級(jí)運(yùn)放的積分器或采樣保持電路的閉環(huán)帶寬和時(shí)間常數(shù)計(jì)算方法,對(duì)比了兩者的共同和不同之處,為讀者在考慮積分器或采樣保持電路能否充分建立時(shí)提供一些參考。不足之處請(qǐng)多多指正!

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 積分器
    +關(guān)注

    關(guān)注

    4

    文章

    98

    瀏覽量

    28265
  • 運(yùn)放器
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    6830
  • 負(fù)載電容
    +關(guān)注

    關(guān)注

    0

    文章

    134

    瀏覽量

    10405
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    增益提高運(yùn)輔助運(yùn)帶寬如何設(shè)計(jì)

    在模擬集成電路,常通過種方式實(shí)現(xiàn)高增益運(yùn),即增益提高運(yùn)(Gain-Boosted)和
    的頭像 發(fā)表于 06-18 15:09 ?2871次閱讀
    增益提高<b class='flag-5'>運(yùn)</b><b class='flag-5'>放</b><b class='flag-5'>中</b>輔助<b class='flag-5'>運(yùn)</b><b class='flag-5'>放</b><b class='flag-5'>帶寬</b>如何設(shè)計(jì)

    設(shè)計(jì)了OPA657的兩級(jí)運(yùn),出現(xiàn)了波形失真的原因?

    如題,樓主新手一枚。因?yàn)镺PA657的單位增益帶寬大,有1.6G。所以選了它,嘗試著設(shè)計(jì)了OPA657的兩級(jí)運(yùn),分交流和直流輸出。結(jié)果出現(xiàn)了波形失真,并頻譜圖上出現(xiàn)在300MHz的
    發(fā)表于 09-06 08:32

    請(qǐng)問雙運(yùn) 的GBW是對(duì)每一級(jí)還是對(duì)兩級(jí)?謝謝

    請(qǐng)問雙運(yùn) 的GBW是對(duì)每一級(jí)還是對(duì)兩級(jí)?謝謝
    發(fā)表于 04-21 20:57

    請(qǐng)各位專家大神幫忙看下,積分器電路如何選擇運(yùn)的型號(hào),拜謝!

    `請(qǐng)各位大神幫忙看看,這個(gè)電路積分器運(yùn)的型號(hào)應(yīng)該如何選擇?多謝多謝?。ㄝ斎胄盘?hào)以30V設(shè)計(jì),頻率范圍在50~3000Hz)`
    發(fā)表于 05-21 00:29

    兩級(jí)集成運(yùn)構(gòu)成的負(fù)反饋放大電路 實(shí)驗(yàn)9

    兩級(jí)集成運(yùn)構(gòu)成的負(fù)反饋放大電路 實(shí)驗(yàn)9 一、演示內(nèi)容1. 兩級(jí)集成運(yùn)負(fù)反饋放大電路的組成及
    發(fā)表于 05-11 17:02 ?101次下載

    高速積分器

    高速積分器
    發(fā)表于 04-09 10:17 ?955次閱讀
    高速<b class='flag-5'>積分器</b>

    積分器:Integrator

    積分器:Integrator The integrator is shown in Figure 9 and performs the mathematical operation of integration. This circuit is essentia
    發(fā)表于 05-16 12:43 ?6809次閱讀
    <b class='flag-5'>積分器</b>:Integrator

    運(yùn)積分器的工作原理

    運(yùn)積分器的工作原理      運(yùn)積分器可以斜上升到
    發(fā)表于 06-28 10:15 ?1.6w次閱讀

    快速積分器

    快速積分器
    發(fā)表于 09-18 15:32 ?1247次閱讀
    快速<b class='flag-5'>積分器</b>

    共源共柵兩級(jí)運(yùn)種補(bǔ)償方法的比較

    給出了種應(yīng)用于兩級(jí)CMOS 運(yùn)算放大器的密勒補(bǔ)償技術(shù)的比較,用共源共柵密勒補(bǔ)償技術(shù)設(shè)計(jì)出的CMOS 運(yùn)與直接密勒補(bǔ)償相比,具有更大的單位增益帶寬
    發(fā)表于 02-15 11:09 ?78次下載
    共源共柵<b class='flag-5'>兩級(jí)</b><b class='flag-5'>運(yùn)</b><b class='flag-5'>放</b><b class='flag-5'>中</b><b class='flag-5'>兩</b>種補(bǔ)償方法的比較

    采樣積分器原理簡(jiǎn)介

    在過采樣ADC,一個(gè)很有效的提高SNR的方法為增大采樣速率以提高過采樣率。在其他器件都不改變的前提下,這樣做需要積分器
    的頭像 發(fā)表于 12-02 17:32 ?3840次閱讀
    雙<b class='flag-5'>采樣</b><b class='flag-5'>積分器</b>原理簡(jiǎn)介

    兩級(jí)運(yùn)的自動(dòng)化設(shè)計(jì)思路

    兩級(jí)運(yùn)是一個(gè)比較常見的模塊。其中以5管+共源級(jí)最為簡(jiǎn)單,一般在中等增益時(shí)還是適用的。
    的頭像 發(fā)表于 07-05 10:53 ?1878次閱讀
    <b class='flag-5'>兩級(jí)</b><b class='flag-5'>運(yùn)</b><b class='flag-5'>放</b>的自動(dòng)化設(shè)計(jì)思路

    帶有密勒補(bǔ)償電容的兩級(jí)運(yùn)的輸出阻抗在不同頻率下的變化是什么?

    帶有密勒補(bǔ)償電容的兩級(jí)運(yùn)的輸出阻抗在不同頻率下的變化是什么? 帶有密勒補(bǔ)償電容的兩級(jí)運(yùn)的輸出
    的頭像 發(fā)表于 09-17 17:14 ?1089次閱讀

    兩級(jí)運(yùn)輸入級(jí)用NMOS還是PMOS的區(qū)別是什么?

    兩級(jí)運(yùn)輸入級(jí)用NMOS還是PMOS的區(qū)別是什么?? 在設(shè)計(jì)兩級(jí)運(yùn)
    的頭像 發(fā)表于 09-17 17:14 ?3695次閱讀

    一個(gè)sc-積分器如何分析噪聲

    經(jīng)過N個(gè)周期之后,運(yùn)輸出端的噪聲是多少呢?運(yùn)噪聲的部分肯定始終沒變,采樣噪聲會(huì)一直積分進(jìn)來,
    發(fā)表于 12-01 11:25 ?632次閱讀
    一個(gè)sc-<b class='flag-5'>積分器</b>如何<b class='flag-5'>分析</b>噪聲