0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

2022 Sigrity Aurora SPB 17.4 版本更新 I 對(duì)未布線網(wǎng)絡(luò)的拓?fù)涮崛〖敖?/h1>

914cad90-22c8-11ed-9ade-dac502259ad0.png

Allegro和 Sigrity 軟件最新發(fā)布了一系列的產(chǎn)品更新(SPB17.4 QIR4 release)。我們將通過(guò)實(shí)例講解、視頻演示讓您深入了解 Allegro PCB Editor、Allegro System Capture、Allegro Package Designer Plus(本期內(nèi)容)、Sigrity Aurora(本期內(nèi)容)、Sigrity SystemSI、Sigrity SystemPI等產(chǎn)品的新功能及用法,助力提升設(shè)計(jì)質(zhì)量和設(shè)計(jì)效率。

Cadence Sigrity Aurora 為 PCB 設(shè)計(jì)前、設(shè)計(jì)中和布局后提供傳統(tǒng)的信號(hào)電源完整性 (SI/PI) 分析,結(jié)合 Cadence Allegro PCB 編輯和布線技術(shù),Sigrity Aurora用戶在設(shè)計(jì)初期就可以使用 “What-if” 探索環(huán)境進(jìn)行分析,從而獲得更準(zhǔn)確的設(shè)計(jì)約束并減少設(shè)計(jì)迭代。

Sigrity Aurora 直接讀寫 Allegro PCB 數(shù)據(jù)庫(kù),可快速準(zhǔn)確地整合設(shè)計(jì)和分析結(jié)果。它提供了一個(gè)基于 SPICE 仿真器和獲得專利的 Sigrity 嵌入式混合場(chǎng)求解器,用于二維和三維結(jié)構(gòu)提取。同時(shí)支持兼顧電源影響(Power-Aware)的 IBIS 模型,如需要還支持晶體管級(jí)別的模型。高速信號(hào)可以在布局階段中或布局階段后,對(duì)比備選方案進(jìn)行研究,以便對(duì)所有相關(guān)信號(hào)進(jìn)行全面分析。

91e9efe2-22c8-11ed-9ade-dac502259ad0.png

在最新的 SPB 17.4 版本中,Cadence Sigrity Aurora 主要在以下幾個(gè)方面對(duì)互連建模的仿真功能進(jìn)行了更新:

支持對(duì)未布線網(wǎng)絡(luò)的拓?fù)涮崛〖敖#?/strong>支持布線前按照預(yù)拉線曼哈頓長(zhǎng)度拓?fù)涮崛?,并進(jìn)行信號(hào)互連搭建,進(jìn)行信號(hào)完整性仿真分析。

支持 Clarity 3D Solver 和 Sigrity PowerSI 引擎直接集成:在 Aurora 環(huán)境中,可以通過(guò)選擇需要提取的網(wǎng)絡(luò)調(diào)用 Clarity3D Solver 和 Sigrity PowerSI 引擎進(jìn)行 S參數(shù) 的仿真建模。

IR Drop 直流電壓降仿真支持自動(dòng)剪切功能:自動(dòng)剪切功能,可以加快仿真的速度,針對(duì)大型 PCB 的區(qū)域分析及部分電路仿真提升仿真的速度。

新增生成同軸電纜和雙絞線電纜的模型:生成同軸電纜和雙絞線建模,支持框架及及參數(shù)建模和自定義參數(shù)建模的辦法,通過(guò)修改編輯支持直接進(jìn)行信號(hào)互連拓?fù)浼靶盘?hào)互連仿真。

Sigrity Aurora

互連建模仿真亮點(diǎn)——

#1 對(duì)未布線網(wǎng)絡(luò)的拓?fù)涮崛〖敖?/strong>

Aurora_TopWbench_SPB17.4 更新之后,Aurora 可支持直接讀取 Allegro PCB 數(shù)據(jù)庫(kù),支持對(duì)未布線網(wǎng)絡(luò)的拓?fù)涮崛〖敖?,支持布線階段前對(duì)信號(hào)互連拓?fù)浼靶盘?hào)互連鏈路進(jìn)行布線提取,并進(jìn)行信號(hào)互連仿真。

接下來(lái)我們使用一個(gè)實(shí)例文件來(lái)講解未布線網(wǎng)絡(luò)的拓?fù)涮崛〖敖5霓k法。

9413cb4e-22c8-11ed-9ade-dac502259ad0.png

1?

實(shí)例講解 · 視頻版


建議在WIFI環(huán)境下觀看,并注意調(diào)整音量

2?

實(shí)例講解 · 圖文版

1

使用未布線網(wǎng)絡(luò)的拓?fù)涮崛〖敖9δ?,首先需要設(shè)置系統(tǒng)環(huán)境變量 IDA_RATS_ENABLE。

944378e4-22c8-11ed-9ade-dac502259ad0.png

2

在 Analysis Workflows 流程中選擇 Topology Extraction Workflows 拓?fù)涮崛×?,進(jìn)入信號(hào)互連拓?fù)淞鞒獭?/p>

9477f876-22c8-11ed-9ade-dac502259ad0.png

3

Component Model Setup 用來(lái)設(shè)置元件模型的參數(shù)配置, Set up Default Models 用來(lái)配置默認(rèn)的元件模型, Single Ended Pin Use 設(shè)置單端口網(wǎng)絡(luò)引腳設(shè)置, IN 輸入引腳模式設(shè)置,OUT 輸出模型設(shè)置, BI/Other 橋接其他模型設(shè)置。Differential Pin Use 設(shè)置差分端口網(wǎng)絡(luò)引腳設(shè)置,允許瀏覽 IBIS 文件修改輸入、輸出、橋接的 GPIO 引腳模型。

9496dd36-22c8-11ed-9ade-dac502259ad0.png

4

支持修改模型,點(diǎn)擊 Browse 瀏覽默認(rèn)的模型文件,點(diǎn)擊 Set Search Path 支持設(shè)置 IBIS 路徑,允許在修改后的 IBIS 路徑下查找新的 IBIS 文件進(jìn)行模型的配置。

94e75fa4-22c8-11ed-9ade-dac502259ad0.png

94ff627a-22c8-11ed-9ade-dac502259ad0.png

5

Manage Libraries 用來(lái)配置模型庫(kù),允許支持對(duì)本地項(xiàng)目庫(kù)的設(shè)置和編輯管理,也允許調(diào)用 AMM 外部系統(tǒng)庫(kù)。能導(dǎo)入 AMM 外部庫(kù)、導(dǎo)入庫(kù)的清單、打開和管理分析庫(kù)文件等。

951307ee-22c8-11ed-9ade-dac502259ad0.png

6

Launch Analysis Model Manager 用來(lái)啟動(dòng)元件的模型管理器,在模型管理器窗口中,能夠?qū)?xiàng)目庫(kù)和外部的庫(kù)文件進(jìn)行查閱、編輯、刪除、修改等管理。并且可以分析模型庫(kù)中元件的參數(shù),包括電容、電阻、電感、VRM、連接器、封裝、SPICE 模型等。

952e2966-22c8-11ed-9ade-dac502259ad0.png

7

Asign Models 用來(lái)給元件添加賦予模型,在Analysis Model Management 窗口中可以查看。允許對(duì)元件自動(dòng)生成賦予生成模型,也支持手動(dòng)進(jìn)行模型配置。允許從 AMM 文件元件的模型管理器選中模型,也允許調(diào)用 IBIS 模型文件進(jìn)行模型的設(shè)置和賦予設(shè)置。

95b8ddae-22c8-11ed-9ade-dac502259ad0.png

8

選中需要添加模型的元件,然后選擇 Browse Model 按鈕在元件的模型管理器中選取模型文件和模型參數(shù)的設(shè)置。

95d9fa02-22c8-11ed-9ade-dac502259ad0.png

9

Select Nets 選取需要進(jìn)行分析的網(wǎng)絡(luò),在 Net Selection 中選擇需要分析的網(wǎng)絡(luò),點(diǎn)擊右側(cè)圖標(biāo)按鈕可以選中需要分析的網(wǎng)絡(luò),支持單網(wǎng)絡(luò)和差分網(wǎng)絡(luò)的提取分析。若分析網(wǎng)絡(luò)中存在直流電源網(wǎng)絡(luò)或者 GND 網(wǎng)絡(luò)可以點(diǎn)擊 Excluded DC Nets 按鈕進(jìn)行 DC 直流網(wǎng)絡(luò)的設(shè)置和分配。

965f0c42-22c8-11ed-9ade-dac502259ad0.png

10

View 3D Geometry 用來(lái)預(yù)覽顯示選中分析網(wǎng)絡(luò)的互連通路,可以查看分析網(wǎng)絡(luò)的所在層及網(wǎng)絡(luò)通道的屬性顯示結(jié)果。

968ce5f4-22c8-11ed-9ade-dac502259ad0.png

11

Set up Analysis Options 用來(lái)設(shè)置網(wǎng)絡(luò)拓?fù)涮崛〉膮?shù), Min Coupled Length 用來(lái)設(shè)置布線耦合,最小長(zhǎng)度默認(rèn)的參數(shù)為 150mil。

9754fad0-22c8-11ed-9ade-dac502259ad0.png

12

選擇 Interconnect Models 設(shè)置未布線的傳輸線模型,默認(rèn)采用 T-element 模型數(shù)據(jù)。Percent Manhattan 設(shè)置未布線拓?fù)漕A(yù)拉線的曼哈頓百分比,數(shù)據(jù)默認(rèn)為120%,Sigle-ended Z0 設(shè)置單線阻抗數(shù)據(jù),Differential Z0,設(shè)置差分模式的阻抗數(shù)據(jù),Effective Er 設(shè)置介電常數(shù)。

976a561e-22c8-11ed-9ade-dac502259ad0.png

13

點(diǎn)擊 Start Extraction 命令,即可按照設(shè)置好的參數(shù)來(lái)提取互連的信號(hào)拓?fù)浣Y(jié)構(gòu)。

978a2570-22c8-11ed-9ade-dac502259ad0.png

14

設(shè)置激勵(lì)波形的時(shí)間及波形的數(shù)據(jù)參數(shù)。

97a282a0-22c8-11ed-9ade-dac502259ad0.png

15

設(shè)置信號(hào)發(fā)送的和接收的模型參數(shù)。

97c5bf36-22c8-11ed-9ade-dac502259ad0.png

16

執(zhí)行仿真以后,就可以看到基于當(dāng)前的未布線網(wǎng)絡(luò)拓?fù)涮崛〉降牟ㄐ螖?shù)據(jù)結(jié)果。

97dc9a62-22c8-11ed-9ade-dac502259ad0.png

97f36a1c-22c8-11ed-9ade-dac502259ad0.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 網(wǎng)絡(luò)
    +關(guān)注

    關(guān)注

    14

    文章

    7389

    瀏覽量

    88218
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):梯形布線的分析性能提升

    基于AllegroX23.11版本更新,我們將通過(guò)實(shí)例講解、視頻演示讓您深入了解AllegroXSystemCapture、AllegroXPCBDesigner、AllegroXPulse產(chǎn)品
    的頭像 發(fā)表于 08-10 08:12 ?551次閱讀
    Allegro X 23.11 <b class='flag-5'>版本</b><b class='flag-5'>更新</b> <b class='flag-5'>I</b> PCB 設(shè)計(jì):梯形<b class='flag-5'>布線</b>的分析性能提升

    Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):與器件關(guān)聯(lián)的動(dòng)態(tài)禁布區(qū)

    基于AllegroX23.11版本更新,我們將通過(guò)實(shí)例講解、視頻演示讓您深入了解AllegroXSystemCapture、AllegroXPCBDesigner、AllegroXPulse產(chǎn)品
    的頭像 發(fā)表于 08-03 08:12 ?452次閱讀
    Allegro X 23.11 <b class='flag-5'>版本</b><b class='flag-5'>更新</b> <b class='flag-5'>I</b> PCB 設(shè)計(jì):與器件關(guān)聯(lián)的動(dòng)態(tài)禁布區(qū)

    Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):圖紙打印和時(shí)序調(diào)整

    基于AllegroX23.11版本更新,我們將通過(guò)實(shí)例講解、視頻演示讓您深入了解AllegroXSystemCapture、AllegroXPCBDesigner、AllegroXPulse產(chǎn)品
    的頭像 發(fā)表于 07-27 08:12 ?325次閱讀
    Allegro X 23.11 <b class='flag-5'>版本</b><b class='flag-5'>更新</b> <b class='flag-5'>I</b> PCB 設(shè)計(jì):圖紙打印和時(shí)序調(diào)整

    請(qǐng)問(wèn)mesh網(wǎng)絡(luò)拓?fù)?/b>結(jié)構(gòu)是如何管理的?

    請(qǐng)問(wèn)mesh網(wǎng)絡(luò)拓?fù)?/b>結(jié)構(gòu)是如何管理的? 在mesh_demo 中,espconn_mesh_get_node_info(MESH_NODE_ALL, &sub_dev_mac
    發(fā)表于 07-12 06:20

    Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定

    Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定
    的頭像 發(fā)表于 06-29 08:12 ?483次閱讀
    Allegro X 23.11 <b class='flag-5'>版本</b><b class='flag-5'>更新</b> <b class='flag-5'>I</b> PCB 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定

    蘋果Safari 17.4更新提速60%,提升網(wǎng)絡(luò)體驗(yàn)

    蘋果方面表示,此次Speedometer 3.0的優(yōu)化涉及到數(shù)十個(gè)內(nèi)容和參數(shù),使得Safari 17.4在該測(cè)試中的表現(xiàn)相較于17.0有顯著提升,得分高出60%。同時(shí),在Speedometer 2.1測(cè)試中,Safari 17.4也取得了13%的進(jìn)步。
    的頭像 發(fā)表于 04-11 16:04 ?499次閱讀

    Cadence17.4使用問(wèn)題匯總

    電子發(fā)燒友網(wǎng)站提供《Cadence17.4使用問(wèn)題匯總.docx》資料免費(fèi)下載
    發(fā)表于 03-07 16:33 ?2次下載

    蘋果iOS 17.4正式版發(fā)布

    蘋果于凌晨推出了iOS 17.4正式版升級(jí),版本號(hào)為21E219。
    的頭像 發(fā)表于 03-06 11:23 ?911次閱讀

    【技術(shù)課堂】拓?fù)?/b>篇丨LC串聯(lián)諧振拓?fù)?/b>仿真建模及控制策略分析

    的輸出基本符合預(yù)期。后續(xù)我們會(huì)繼續(xù)分享其他電源設(shè)計(jì)常用拓?fù)?/b>的工作原理與仿真建模,敬請(qǐng)期待。感謝您的關(guān)注,我們下期再見。
    發(fā)表于 03-01 10:05

    利用Sigrity Aurora進(jìn)行PCB布線后的仿真分析-阻抗及寄生參數(shù)析

    Cadence 17.4后 將ORCAD與ALLEGRO的聯(lián)系更加緊密,同時(shí)PCB仿真功能有明顯的提升,以前PCB的后仿真基本是在Cadence Sigrity中完成。
    的頭像 發(fā)表于 02-26 09:12 ?3334次閱讀
    利用<b class='flag-5'>Sigrity</b> <b class='flag-5'>Aurora</b>進(jìn)行PCB<b class='flag-5'>布線</b>后的仿真分析-阻抗及寄生參數(shù)析

    網(wǎng)絡(luò)拓?fù)?/b>結(jié)構(gòu)有哪幾種類型 網(wǎng)絡(luò)拓?fù)?/b>結(jié)構(gòu)的優(yōu)缺點(diǎn)

    網(wǎng)絡(luò)拓?fù)?/b>結(jié)構(gòu)是指計(jì)算機(jī)網(wǎng)絡(luò)中節(jié)點(diǎn)與連接線之間的總體布局形式。根據(jù)節(jié)點(diǎn)與連接線的布局形式,網(wǎng)絡(luò)拓?fù)?/b>結(jié)構(gòu)可以分為以下幾種類型: 星型
    的頭像 發(fā)表于 02-04 10:22 ?1391次閱讀

    網(wǎng)絡(luò)拓?fù)?/b>結(jié)構(gòu)的隱患和網(wǎng)絡(luò)硬件的安全缺陷屬于

    網(wǎng)絡(luò)拓?fù)?/b>結(jié)構(gòu)的隱患和網(wǎng)絡(luò)硬件的安全缺陷是當(dāng)前網(wǎng)絡(luò)安全領(lǐng)域中的重要問(wèn)題。隨著互聯(lián)網(wǎng)的不斷發(fā)展和普及,網(wǎng)絡(luò)
    的頭像 發(fā)表于 01-31 14:54 ?1180次閱讀

    網(wǎng)絡(luò)拓?fù)?/b>結(jié)構(gòu)有哪幾種類型 網(wǎng)絡(luò)拓?fù)?/b>結(jié)構(gòu)優(yōu)缺點(diǎn)

    網(wǎng)絡(luò)拓?fù)?/b>結(jié)構(gòu)是指網(wǎng)絡(luò)中各個(gè)節(jié)點(diǎn)(計(jì)算機(jī)、路由器等)之間的連接方式。根據(jù)節(jié)點(diǎn)之間的連接方式不同,網(wǎng)絡(luò)拓?fù)?/b>結(jié)構(gòu)可以分為以下幾種類型: 星型
    的頭像 發(fā)表于 01-30 10:04 ?1052次閱讀

    FPGA物理約束之布線約束

    IS_ROUTE_FIXED命令用于指定網(wǎng)絡(luò)的所有布線進(jìn)行固定約束。進(jìn)入Implemented頁(yè)面后,Netlist窗口如圖1所示,其中Nets文件展開后可以看到工程中所有的布線網(wǎng)絡(luò)。
    的頭像 發(fā)表于 12-16 14:04 ?917次閱讀
    FPGA物理約束之<b class='flag-5'>布線</b>約束

    實(shí)戰(zhàn)經(jīng)驗(yàn) | TouchGFX從舊版本更新到新版本的方法

    TouchGFX 不斷進(jìn)行軟件版本更新,其提供的功能也越來(lái)越豐富,有些新的功能只有更新版本才有,所以很多時(shí)候會(huì)面臨將舊版本的 Touch
    的頭像 發(fā)表于 11-01 17:15 ?825次閱讀