0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

你還在為PCB疊層設計抓狂嗎?快來看看優(yōu)秀工程師的高端操作!

華秋PCB ? 2022-09-19 10:21 ? 次閱讀

隨著高速電路的不斷涌現(xiàn),PCB板的復雜度也越來越高,為了避免電氣因素的干擾,信號層和電源層必須分離,所以就牽涉到多層 PCB的設計,即疊層結(jié)構設計。


好的疊層設計不僅可以有效地提高電源質(zhì)量、減少串擾和EMI、提高信號傳輸性能,還能節(jié)約成本,為布線提供便利,這是任何高速PCB設計者都必須首先考慮的問題。

廢話不多說,直接上干貨!

01PCB疊層結(jié)構設計10大通用原則1.信號層與地層或電源層相鄰,避免兩信號層直接相連在多層PCB中,通常包含有信號層(S)、電源層(P)平面和地層(GND),三者如何排布呢?電源層和地層通常是沒有分割的實體平面,能為相鄰信號走線的電流提供一個好的低阻抗的電流返回路徑。因此,信號層多與電源層或地層相鄰。而且電源層和地層使用大面積鋪銅(故電源層和地層也叫鋪銅層),其大銅膜能為信號層提供屏蔽,利于阻抗控制和提高信號質(zhì)量。7277a246-35e0-11ed-9ade-dac502259ad0.jpg另外,應盡量避免兩信號層直接相鄰。相鄰的信號層之間容易引入串擾,從而導致電路功能失效。在兩信號層之間加入地層可以有效地避免串擾。2.頂層和底層多是信號層多層PCB的頂層和底層通常用于放置元器件和少量走線,因此多是信號層。一般頂層是元器件,那元器件下面(第二層)可設為地層,提供器件屏蔽層以及為頂層布線提供參考平面。

另外,注意頂層與底層的這些信號走線不能太長,以減少走線產(chǎn)生的直接輻射。3.參考平面優(yōu)先選擇地層電源層和地層都可以作為參考平面,且有一定的屏蔽作用。兩者的區(qū)別在于:電源層具有較高的特性阻抗,與參考電平存在較大的電位勢差;而地層一般作接地處理,并作為基準電平參考點,其屏蔽效果遠遠好于電源層。所以,在選擇參考平面時,優(yōu)先選擇地層。4.高速信號層位于信號中間層電路中的高速信號傳輸層應該是信號中間層,并且夾在兩個鋪銅層之間。這樣兩個鋪銅層的銅膜可以為高速信號傳輸提供電磁屏蔽,同時也能有效地將高速信號的輻射限制在兩個鋪銅層之間,不對外造成干擾。5.電源層與地層最好成對出現(xiàn)電源層與地層成對出現(xiàn),縮短電源和地層的距離,可以降低電源的阻抗,利于電源的穩(wěn)定和減少EMI。尤其是主電源盡可能與其對應地層相鄰。在高速情況下,可以加入多余的地層來隔離信號層,但建議不要多加電源層來隔離,因為電源層會帶來較多的高頻噪聲干擾。6.鋪銅層平衡設計鋪銅層,即電源層或地層最好成對稱排布,如6層板的第2層與第5層,或者第3層與第4層要一起鋪銅,這是考慮到工藝上平橫結(jié)構的要求,因為不平衡的鋪銅層可能會導致PCB膨脹時的翹曲變形。7.多電源層遠離高速信號層多電源層要注意遠離高速數(shù)字信號布線。因為多電源層會被分割成幾個電壓不同的實體區(qū)域,如果緊靠多電源層的是信號層,那么其附近的信號層上的信號電流將會遭遇不理想的返回路徑,使返回路徑上出現(xiàn)縫隙。8.采用偶數(shù)層結(jié)構經(jīng)典的PCB疊層設計幾乎全部是偶數(shù)層的,而不是奇數(shù)層的。偶數(shù)層印制電路板具有成本優(yōu)勢,同時偶數(shù)層比奇數(shù)層更能避免電路板翹曲。9.布線組合安排在鄰近層為了完成復雜的布線,走線的層間轉(zhuǎn)換是不可避免的。一個信號路徑所跨越的兩個層稱為一個“布線組合”。最好的布線組合設計是避免返回電流從一個參考平面流到另一個參考平面,而是從一個參考平面的一個點(面)流到另一個點(面)。因此,布線組合最好安排在鄰近層,因為一個經(jīng)過多層的路徑對于返回電流而言是不通暢的。雖然可以通過在過孔附近放置去耦電容或者減小參考平面間的介質(zhì)厚度等來減小地彈,但也非一個好的設計。10.相鄰信號層布線方向正交在同一信號層上,應保證大多數(shù)布線的方向是一致的,同時應與相鄰信號層的布線方向正交。例如,可以將一個信號層的布線方向設為"Y軸”走向,而將另一個相鄰的信號層布線方向設為“X軸”走向。72bd7e1a-35e0-11ed-9ade-dac502259ad0.png以上是我們進行疊層結(jié)構設計時遵循的一些規(guī)則,但在實際情況中,有些規(guī)則是相互制約的,因此需要根據(jù)實際的情況進行權衡決定,得到合理的疊層方案。以常用的四層板為例,以下幾種疊層方式怎么選?

72d526e6-35e0-11ed-9ade-dac502259ad0.png

四層板疊層方案

顯然,方案C的電源層和地層缺乏有效的耦合,不應該被采用。那么方案A和方案B應該如何進行選擇呢?一般情況下,設計人員都會選擇方案A作為四層板的結(jié)構。選擇的原因并非方案B不可被采用,而是一般的PCB板都只在頂層放置元器件,所以采用方案A較為妥當。

但是當在頂層和底層都需要放置元器件,而且內(nèi)部電源層和地層之間的介質(zhì)厚度較大,耦合不佳時,就需要考慮哪一層布置的信號線較少。對于方案A而言,底層的信號線較少,可以采用大面積的銅膜來與 POWER 層耦合。反之,如果元器件主要布置在底層,則應該選用方案B來制板。

02多層板常用的疊層結(jié)構以下是常見的4~10層板的疊層結(jié)構,每一種疊層都有他的利與弊,有的是便于布局布線,有的是EMC性能比較好,有的是信號完整性比較好,有的是成本較低...實際使用的時候會根據(jù)不同的需求選取不同的疊層結(jié)構。

72e61b4a-35e0-11ed-9ade-dac502259ad0.png

多層板常用的疊層方案,整理:華秋商城03多層板制造:如何做好疊層與阻抗匹配?經(jīng)過多次“頭腦風暴”,PCB疊層結(jié)構終于設計好了!但這僅僅是從電路設計的角度確定了疊層結(jié)構,要把設計圖變成真正的電路板,還需要選擇合理的層壓結(jié)構和做好阻抗控制!凡需要做阻抗控制的多層板,在生產(chǎn)前都需要對層壓結(jié)構和阻抗控制進行匹配,并計算出對應的線寬和線距。

不過,以上問題都不是問題,因為來華秋一鍵就能幫你搞定!
一方面,華秋提供多種常用的層壓結(jié)構供用戶選擇,滿足市面上大部分疊層需求。要知道層壓結(jié)構的核心在于PP片的厚度。因為pp片越薄阻抗越小,PP片越厚阻抗就會越高。所以我們可以通過調(diào)PP的厚度來匹配所需的阻抗。也就是當阻抗線不能調(diào)整了,調(diào)整PP片的厚度是最佳選擇。732c0cd6-35e0-11ed-9ade-dac502259ad0.png因此,為方便用戶快速找到合適的層壓結(jié)構,華秋提供了3種常用的PP厚度供選用,分別是:7628、2116、1080,滿足大部分制造需求。

7341b0c2-35e0-11ed-9ade-dac502259ad0.png

華秋常用疊層結(jié)構選項下面我們以四層板、1.6板厚為例,看看這三種層壓結(jié)構的的PP厚度區(qū)別。華秋四層板層壓結(jié)構圖(7628型):PP厚度0.2mm。735e5218-35e0-11ed-9ade-dac502259ad0.png

點擊放大查看

華秋四層板層壓結(jié)構圖(2116型):PP厚度0.125mm。

7378235a-35e0-11ed-9ade-dac502259ad0.png點擊放大查看


華秋四層板層壓結(jié)構圖(1080型):PP厚度0.08mm。7389ff58-35e0-11ed-9ade-dac502259ad0.png點擊放大查看另一方面,如何做好阻抗控制是眾多用戶頭疼的難題,但在華秋,So easy!華秋會根據(jù)不同的疊層自動計算不同阻抗控制對應的線寬線距,為用戶做好阻抗匹配,不用人為進行復雜的阻抗計算,省力又省心!在華秋下單選擇疊層結(jié)構時,一鍵選擇“華秋幫我匹配疊層”,便有專業(yè)工程師跟進訂單,幫客戶做好疊層生產(chǎn)。73a34eb8-35e0-11ed-9ade-dac502259ad0.png也可以選擇“我自己匹配疊層”,填好基礎參數(shù)后,點擊“計算”,即可查看不同阻抗控制對應的線寬線距,幫助客戶合理匹配疊層結(jié)構和阻抗控制。73c005b2-35e0-11ed-9ade-dac502259ad0.png客戶可自行匹配疊層73d51cd6-35e0-11ed-9ade-dac502259ad0.png華秋提供疊層匹配阻抗的計算

華秋電路提供1~32層PCB制造服務,高可靠、短交期!如果您有PCB板的生產(chǎn)需求,歡迎來華秋電路體驗,相信不會讓您失望!

?點擊查看華秋疊層結(jié)構

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4316

    文章

    22948

    瀏覽量

    395718
收藏 人收藏

    評論

    相關推薦

    一文讓了解PCB板布局

    PCB板的結(jié)構通常采用對稱結(jié)構,即 TOP 和 BOTTOM 為信號
    的頭像 發(fā)表于 07-23 11:36 ?1138次閱讀

    嵌入式軟件工程師和硬件工程師的區(qū)別?

    嵌入式軟件工程師和硬件工程師的區(qū)別? 嵌入式軟件工程師 嵌入式軟件工程師是軟件開發(fā)領域中的一種專業(yè)工程師,他們主要負責設計和開發(fā)嵌入式軟件,
    發(fā)表于 05-16 11:00

    大廠電子工程師常見面試題#電子工程師 #硬件工程師 #電路知識 #面試題

    電子工程師電路
    安泰小課堂
    發(fā)布于 :2024年04月30日 17:33:15

    什么是PCB?PCB設計原則

    對于信號,通常每個信號都與內(nèi)電直接相鄰,與其他信號有有效的隔離,以減小串擾。在設計過程中,可以考慮多層參考地平面,以增強電磁吸收能力。
    的頭像 發(fā)表于 04-10 16:02 ?2261次閱讀
    什么是<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>?<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設計原則

    優(yōu)秀電源工程師需要哪些必備技能?

    隨著電源市場的不斷擴張,開關電源行業(yè)飛速發(fā)展,企業(yè)對電源工程師的需求日益增加,對電源工程師的技能要求也日漸提高,相信沒有一位電源工程師會錯過讓自己變得更優(yōu)秀的機會。作為一名數(shù)字電源從業(yè)
    發(fā)表于 01-29 11:29

    PCB設計優(yōu)化ESD性能設計

    良好的PCB設計能夠為高速信號回流提供完整的路徑,縮小信號環(huán)路面積,降低信號耦合靜電放電噪聲干擾的能力。良好的PCB
    發(fā)表于 01-19 10:00 ?551次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設計優(yōu)化ESD性能設計

    PCB設計示例詳解

    對于兩板來說,由于板層數(shù)量少,已經(jīng)不存在的問題??刂艵MI輻射主要從布線和布局來考慮;單層板和雙層板的電磁兼容問題越來越突出。造成這種現(xiàn)象的主要原因就是因信號回路面積過大,不僅產(chǎn)生了較強的電磁輻射,而且使電路對外界干擾敏感
    發(fā)表于 01-03 15:06 ?336次閱讀

    各種結(jié)構的PCB圖內(nèi)部架構設計

    今天畫了幾張多層PCB電路板內(nèi)部結(jié)構圖,用立體圖形展示各種結(jié)構的PCB圖內(nèi)部架構。
    發(fā)表于 01-02 10:10 ?819次閱讀
    各種<b class='flag-5'>疊</b><b class='flag-5'>層</b>結(jié)構的<b class='flag-5'>PCB</b>圖內(nèi)部架構設計

    DDR電路的與阻抗設計

    在8通孔板設計中,頂層信號 L1 的參考平面為 L2,底層信號 L8 的參考平面為 L7。 建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅
    發(fā)表于 12-25 13:46

    優(yōu)秀電源工程師的必備技能大揭秘!

    隨著電源市場的不斷擴張,開關電源行業(yè)飛速發(fā)展,企業(yè)對電源工程師的需求日益增加,對電源工程師的技能要求也日漸提高,相信沒有一位電源工程師會錯過讓自己變得更優(yōu)秀的機會。作為一名數(shù)字電源從業(yè)
    的頭像 發(fā)表于 12-19 08:23 ?1664次閱讀
    <b class='flag-5'>優(yōu)秀</b>電源<b class='flag-5'>工程師</b>的必備技能大揭秘!

    作為射頻工程師,真的會用“dB”?

    作為射頻工程師,真的會用“dB”?
    的頭像 發(fā)表于 12-06 14:51 ?529次閱讀
    作為射頻<b class='flag-5'>工程師</b>,<b class='flag-5'>你</b>真的會用“dB”?

    還沒使用SiC FET?快來看看本文,秒懂SiC FET性能和優(yōu)勢!

    還沒使用SiC FET?快來看看本文,秒懂SiC FET性能和優(yōu)勢!
    的頭像 發(fā)表于 11-29 16:49 ?644次閱讀
    還沒使用SiC FET?<b class='flag-5'>快來看看</b>本文,秒懂SiC FET性能和優(yōu)勢!