DesignCon解讀 I 設計智能機器的智能工具

一年一度的 DesignCon 是世界一流的高速通信和系統(tǒng)設計大會，在電子創(chuàng)新的核心硅谷匯集行業(yè)關鍵的技術發(fā)展與碰撞。在前不久剛剛落幕的2023 DesignCon 大會上，共有兩場主題演講，其中一場來自 Cadence 的多物理場系統(tǒng)分析事業(yè)部研發(fā)副總裁 Ben Gu，題為《設計智能機器的智能工具（The Intelligence to Design Intelligent Machines）》；另一場來自 Boston Dynamics 的 Devin Billings，關于這一場的主題演講解讀，我們將在下周與大家分享。

《設計智能機器的智能工具》主題演講開篇提到了人類發(fā)展的歷史。起初是純粹憑借蠻力；然后人類開始用大腦思考并制作工具，從石頭工具、青銅工具，發(fā)展到鐵制工具；最終，我們學會了利用機器的力量，例如挖掘機和拖拉機；之后，機器也有了自己的大腦：性能越來越強大的計算機；現(xiàn)在，我們有了性能足夠強大的計算機，可以使人工智能變?yōu)楝F(xiàn)實。幾十年來，人工智能的基本構思并沒有發(fā)生太大的變化，但因為現(xiàn)在擁有了性能強勁的 CPU 和 GPU，這些想法終于可以付諸實踐。

之后，Ben 講到了智能系統(tǒng)設計中的人工智能。目前，有些人害怕人工智能會取代人類，也有些人看到了機遇——人工智能有助于提高人類的生產力。對此，我們的基本預期是：這項技術將發(fā)揮積極作用，幫助我們獲得更好的 PPA 結果、更好的設計收斂、更快的設計周期等等。

幾十年來，EDA 一直是設計師提高生產力的得力助手。早在平面集成電路首次問世時，手動設計流程非常繁瑣。需要將設計繪制成圖紙，而制作掩膜則需要切割紅寶石，整個制造過程就像手工制作陶器一樣復雜。然后出現(xiàn)了晶體管級設計，采用 Calma GDSII 和 SPICE（或類似 SPICE）電路仿真多邊形 layout 編輯器。這使生產力提升了一個數(shù)量級。隨后，出現(xiàn)了基于單元的設計，這種流程基于綜合和自動放置及布線，又一次使設計生產力提升了一個數(shù)量級。相信每個人都期待用于描述設計的語言可以變得更加抽象，但這從始至終都沒有發(fā)生。生產力的又一次階段性提升歸功于可重復使用的模塊：在公司內部，這種方法被稱為“設計重用”；而當一家公司創(chuàng)建可重復使用的模塊，供另一家公司進行部署時，這被稱為“IP”。基于人工智能的 EDA 無疑將掀起另一次生產力提升熱潮。

接下來，Ben談到了針對基于人工智能的 EDA，Cadence 所涉及的領域，但限于 DesignCon 的演講規(guī)則，他沒有提及太多產品名稱——

例1：調試 SoC 驗證故障

Cadence Verisium 工具專注于這一領域，包括對重要故障進行優(yōu)先級排序、跟蹤錯誤、找到根本原因，并修復問題（在充分理解問題之后，這一步通常最為簡單）。

例2：數(shù)字全流程

Cadence Cerebrus 工具可以更快更好地得出結果（演講中并未提及該產品名稱）。工程師采用之前的方法需要耗時幾個月之久，借助 Cadence Cerebrus，一名工程師只需十天就可以將 PPA 改善 20%。這大大節(jié)省了設計時間。即便 PPA 沒有改善，從幾個月變成十天也會產生很大影響。退一步說，即便花費的時間相同，依然需要幾個月之久，PPA 提高 20% 也是一種飛躍。

而做到既節(jié)省時間，又改善結果，這種兩全其美的優(yōu)勢勢必會讓公司在競爭中一騎絕塵。

例3：高性能 GPU

請注意，上圖中的生產力提升幅度不是 5%，而是 5 倍。降低的功耗也非?？捎^。在電池供電的設備中，芯片漏電問題改善了 28.5%，待機時間得以顯著延長（例如，手機開機但未使用，可以隨時接聽來電或接收短信）。

例4：PCB 布線

這是個截然不同的領域，同樣，生產力大幅提高——從50 小時縮短到 20 分鐘，相當于速度提高 150 倍，PCB 走線線路長度也同時減少了 16%。

這些技術（以及 Ben 談到的和因為時間有限而沒有談到的其他技術）背后的關鍵技術都是數(shù)據(jù)平臺，即 Cadence Joint Enterprise Data and AI (JedAI) Platform。這是一個基礎人工智能平臺，它之所以能夠提供最佳結果，是因為所有工具都無縫協(xié)作，并基于相同數(shù)據(jù)進行了訓練。

一言以蔽之，人工智能正在改變一切，在提高生產力的同時也能夠提供更好的結果。但這一切只是開始。現(xiàn)代人工智能時代的開啟有一個非常明確的日期，即 2012 年 ImageNet 大規(guī)模視覺識別挑戰(zhàn)賽。在這場圖片識別競賽中，神經網絡方法戰(zhàn)勝了算法方法，因此也被稱為“Imagenet 時刻”。但這只發(fā)生在十多年前。從那以后，EDA 算法（以及 Ben 主題演講或這篇文章未涉及的許多其他領域）方法迎來了天翻地覆的變化。

Cadence Optimality Intelligent System Explorer，使用人工智能和機器學習技術 (AI/ML) 來自動指導優(yōu)化，使電子系統(tǒng)的多學科分析和優(yōu)化（MDAO）得以實現(xiàn)。

首批搭載這一新型優(yōu)化技術的產品是 Sigrity X 和 Clarity 3D Solver 求解器。Optimality Explorer 可以決定在迭代期間改變什么，也可以決定何時結束優(yōu)化。設計師定義要優(yōu)化的參數(shù)，例如回波損耗小于某個期望的閾值。然后 Optimality Explorer 直接從 Allegro 平臺獲取設計數(shù)據(jù)，生成設計變量，指導優(yōu)化，并自動結束優(yōu)化。

上圖中，Optimality Explorer 在一個解上進行收斂，一旦目標值下降到 -35dB 以下就會退出。與傳統(tǒng)的人工方法相比，Optimality Explorer 完成設計的優(yōu)化要快上10 倍（或更多）。