被ISSCC接收的Digital to Time Converter是如何設(shè)計(jì)的？

工作原理

下圖給出了反相器相位插指器的基本結(jié)構(gòu)。結(jié)構(gòu)很簡單，兩個(gè)反相器陣列輸入分別接兩個(gè)時(shí)鐘，輸出直接短接在一起，數(shù)字信號控制反相器陣列選通的數(shù)目。

兩個(gè)反相器陣列輸出短接，輸入接不同相位的時(shí)鐘，即構(gòu)成了相位插值器

下面我們來看輸入時(shí)鐘上升沿來臨時(shí)的情況（下降沿的情況類似）。在時(shí)鐘上升沿來臨之前，所有的PMOS導(dǎo)通，NMOS關(guān)斷，輸出為高電平（下圖第一階段）。接下來，第一個(gè)時(shí)鐘clk1的上升沿先來臨，第一組反相器陣列的NMOS導(dǎo)通，開始對輸出節(jié)點(diǎn)的電容放電，輸出電平逐步將?。ㄏ聢D第二階段）。一直到第二個(gè)時(shí)鐘clk2的上升沿到來，第二組反相器陣列的NMOS也導(dǎo)通，一起對輸出節(jié)點(diǎn)的電容放電，直到輸出電平變?yōu)榈碗娖剑ㄏ聢D第三階段）。最終得到的輸出電壓波形可以使用分段直線來近似。

相位插值器工作原理，利用兩個(gè)階段不同的充放電速度來實(shí)現(xiàn)相位插值

那么我們怎么改變輸出的相位呢？

很簡單， 改變兩組反相器陣列使能的數(shù)目即可改變輸出相位 。當(dāng)?shù)谝唤M反相器陣列數(shù)目多，那么在第一個(gè)放電階段放掉的電荷多，最終輸出波形的相位靠前；當(dāng)?shù)谝唤M反相器陣列數(shù)目少，則第一個(gè)放電階段放掉的電荷少，輸出波形的相位靠后。最終得到的不同輸出波形如下圖所示。

從上面對反相器相位插值器工作原理的描述，很容易得知設(shè)計(jì)反相器相位插值器的幾個(gè)關(guān)鍵點(diǎn)：

1）相位插值器輸出相位的調(diào)節(jié)范圍等于兩個(gè)輸入時(shí)鐘的相位差；

2）相位插指器的輸出波形上升/下降沿不能太陡峭。

設(shè)想這一種情況，在第二個(gè)時(shí)鐘上升沿到來之前，第一組反相器陣列的NMOS已經(jīng)把輸出電壓放電放到低電平，第二組反相器陣列的NMOS無電可放，輸出的相位與第二個(gè)時(shí)鐘無關(guān)，那也就不能相位插值了。

3）當(dāng)兩個(gè)輸入時(shí)鐘間隔越近，相位插值器的性能越好。

一般而言，我們要求反相器陣列輸出的上升時(shí)間和下降時(shí)間大于兩個(gè)輸入時(shí)鐘的間隔。較小的間隔意味著可以取較短的上升時(shí)間/下降時(shí)間，也意味著jitter和功耗表現(xiàn)好。這也是為什么這篇論文在多模分頻器MMD之后，又插入了一級可調(diào)延時(shí)器，產(chǎn)生22.5度的時(shí)鐘間隔。

4） 還有一點(diǎn)比較隱晦，不太容易得出：對于反相器相位插值器，輸入時(shí)鐘的邊沿越陡峭越好。

存在的問題

基于反相器的相位插值器主要有兩點(diǎn)問題：

1）工作頻率范圍有限。 前面已經(jīng)講到，反相器陣列的輸出上升下降時(shí)間需要大于輸入時(shí)鐘的間隔。對于一定的角度，頻率變低時(shí)，相應(yīng)的時(shí)間間隔變大，本來合適的上升下降時(shí)間變得相對較快，導(dǎo)致線性度變差。 若想要在各個(gè)頻率下都保證較好的線性度，則需要針對頻率對反相器的速度進(jìn)行校準(zhǔn)。 這又是件麻煩事。

不同工作頻率下的線性度

2）從之前的圖可以看出， 在兩個(gè)時(shí)鐘上升沿之間的這一段時(shí)間，第一個(gè)反相器陣列的NMOS打開，第二個(gè)反相器陣列的PMOS打開，這樣實(shí)際上形成了一條從電源到地的通路。 這是我們不想要的，這會消耗不必要的電流，同時(shí)也使線性度變差。下一部分我們會看到這篇論文是怎么解決這個(gè)問題的，以及付出的代價(jià)。

論文中改進(jìn)的相位插值器

上面講到，PMOS的導(dǎo)通導(dǎo)致了電流泄露。既然這樣， 那么最直接的解決思路：我把PMOS這個(gè)通路關(guān)斷不就行了么？ 這篇論文的確是這樣做的。一般反相器的使能開關(guān)同時(shí)導(dǎo)通或關(guān)斷PMOS和NMOS支路，在這里被分開了。在放電過程中，只導(dǎo)通NMOS支路，從而掐斷了泄流路徑（下圖第二階段）。

現(xiàn)在放電階段沒問題了，那充電階段呢？ 如果使能開關(guān)保持不變，那PMOS通路一直被關(guān)斷，等時(shí)鐘下降沿到來之后也沒有辦法充電。 因此，這篇論文在這里加了一個(gè)反饋： 檢測輸出電平，當(dāng)放電完畢后，通過反饋使得兩路的使能信號翻轉(zhuǎn)，把NMOS支路關(guān)斷，PMOS支路打開 （下圖第四階段）。預(yù)先為充電階段做好準(zhǔn)備，待時(shí)鐘下降沿一到就可以開始充電了。

在放電時(shí)，只打開NMOS支路，充電完成后通過反饋翻轉(zhuǎn)開關(guān)狀態(tài)。通過精細(xì)控制開關(guān)，在不影響插值功能的情況下掐斷了泄流通路

從上面的圖可以看出， 在第二個(gè)上升沿到第一個(gè)下降沿這一段時(shí)間內(nèi)，輸出節(jié)點(diǎn)是懸空的。這樣有兩個(gè)問題，一是晶體管的漏電會導(dǎo)致輸出節(jié)點(diǎn)電平變化，二是懸空的節(jié)點(diǎn)更容易受到噪聲的影響。 因此，這篇論文里又加入了一些電平保持單元，在放電和充電之間使能，用于保持輸出電平。

總結(jié)起來，這篇論文的解題方法是： 精細(xì)控制反相器的NMOS和PMOS支路，而不是傳統(tǒng)反相器相位插值器里的同開同關(guān)。 具體實(shí)施上，將一個(gè)時(shí)鐘周期分成了四份，在充電時(shí)，只打開PMOS支路，充電完成后通過反饋翻轉(zhuǎn)開關(guān)狀態(tài)；放電情況類似。

付出的代價(jià)

下面來講講這種解決方案付出的代價(jià)。

首先，開關(guān)的控制變得很復(fù)雜，不合適高頻。 從上面的原理描述我們可以知道， 在一個(gè)時(shí)鐘周期內(nèi)，開關(guān)的狀態(tài)要翻轉(zhuǎn)數(shù)次，反饋環(huán)路需要快速穩(wěn)定下來，這對速度提出了很高的要求。 而在傳統(tǒng)設(shè)計(jì)中，開關(guān)本身的速度可以遠(yuǎn)慢于時(shí)鐘速度的。此論文工作頻率為2GHz，相對于它使用的28nm工藝相對較低，因此它使用這種方法還能得到一些好處。如果工作在14GHz或者28GHz，我猜好處會變得極其有限，甚至得不償失。

其次，版圖會變得比較復(fù)雜。 開關(guān)有速度要求，因此開關(guān)的控制邏輯和反相器本身不能分隔太遠(yuǎn)，否則寄生電容大，開關(guān)無法在半個(gè)時(shí)鐘周期內(nèi)翻轉(zhuǎn)并穩(wěn)定。整個(gè)開關(guān)和反相器陣列耦合在一起，將會導(dǎo)致版圖變得復(fù)雜。在2GHz處額外的寄生效應(yīng)不明顯，到了更高頻時(shí)，寄生效應(yīng)會變得很關(guān)鍵。

原論文中的版圖布局較復(fù)雜