如何對(duì)SAR ADC電源進(jìn)行排序

介紹

有時(shí)我們知道，為集成電路上電只是將所需的電壓或電流參數(shù)施加到電路上，我們就可以開(kāi)始了。我們很少使用高精度或高性能系統(tǒng)。它在電路中有許多不同的部分，這些部分是正確級(jí)聯(lián)的，并且需要一系列向電路的不同部分施加功率。否則，它將無(wú)法實(shí)現(xiàn)其優(yōu)化性能。最壞的情況是它會(huì)損壞IC或ADC。

電源排序可以防止損壞并延長(zhǎng)電源以及設(shè)計(jì)中任何敏感IC和FPGA的使用壽命。除了控制啟動(dòng)時(shí)序以控制電流消耗外，電源軌還需要保持在FPGA的耐壓要求范圍內(nèi)。隨著新工藝技術(shù)的出現(xiàn)，這些容差變得更加嚴(yán)格，以至于可能需要3%的總內(nèi)核電壓容差?？梢酝ㄟ^(guò)多種方式對(duì)系統(tǒng)中的電源進(jìn)行排序：

使用復(fù)位IC進(jìn)行排序

模擬上/下音序器

同步測(cè)序

任何設(shè)計(jì)都必須包括電源排序，特別是對(duì)于需要多個(gè)電源軌的復(fù)雜系統(tǒng)。

逐次逼近寄存器（SAR）ADC的謎團(tuán)之一，或者至少是造成相當(dāng)混亂的原因之一是在系統(tǒng)級(jí)計(jì)算其確切的功率要求。數(shù)據(jù)表可能會(huì)對(duì)此規(guī)范造成混淆。SAR ADC提供了一種低功耗方法來(lái)測(cè)量輸入信號(hào)。功耗通常與采樣率成比例，因此測(cè)量系統(tǒng)非常高效。

模擬和數(shù)字電源

數(shù)字控制還可以簡(jiǎn)化校準(zhǔn)參數(shù)，這些參數(shù)可以編程，而不是調(diào)整模擬電源中的電位器。不利的一面是，電源的數(shù)字控制涉及許多操作參數(shù)，并且可能非常復(fù)雜。它需要帶有復(fù)雜軟件的DSP（數(shù)字信號(hào)處理器），這可能很難排除故障。

另一方面，模擬控制已經(jīng)使用了50 +年，是一種久經(jīng)考驗(yàn)的方法。模擬電源穩(wěn)定且不易出現(xiàn)毛刺，盡管它們的靈活性有限。參數(shù)在設(shè)計(jì)階段定義，以后無(wú)法更改。

SAR ADC 電源輸入

SAR ADC需要數(shù)字電源（DVDD）、模擬電源（AVDD）和數(shù)字輸入/輸出電源（OVDD）。（AVDD） 和 （AVSS） 是電路模擬部分的電源和接地。基準(zhǔn)電壓（Vref）是一種模擬基準(zhǔn)電壓，允許用戶配置ADC的上限。（Vref）代替AVDD來(lái)提供ADC基準(zhǔn)電壓源。ADC 范圍介于 AGND 和 （Vref） 之間，即使輸入信號(hào)的峰值幅度小于電源電壓，您也可以使用 ADC 的全動(dòng)態(tài)范圍。

單極性和雙極性SAR ADC

單極SAR

最簡(jiǎn)單的模擬輸入類型是單端輸入。在這種情況下，只需一根導(dǎo)線即可將信號(hào)從源端傳輸?shù)紸DC。將有一個(gè)輸入引腳，沒(méi)有直接返回或檢測(cè)路徑返回到信號(hào)源。轉(zhuǎn)換結(jié)果將相對(duì)于ADC的接地引腳生成。在這種情況下，您的電源只會(huì)從 0v 或 GND 擺動(dòng)到 AVDD。

雙極SAR

如果SAR ADC是雙極性單端配置，則相對(duì)于地，允許的信號(hào)擺幅介于正滿量程和負(fù)滿量程之間。同樣，滿量程通常由ADC基準(zhǔn)輸入設(shè)置。在這種情況下，您的供應(yīng)將從 AVSS 轉(zhuǎn)向 AVDD。

絕對(duì)最大額定值

ADI公司的所有數(shù)據(jù)手冊(cè)中均提供絕對(duì)最大額定值部分。它說(shuō)明了可以應(yīng)用于器件引腳或外殼的最大電壓、電流或溫度，以避免造成損壞。從這里，絕對(duì)最大額定值也可以確定SAR ADC的功率時(shí)序

AD7380的絕對(duì)最大額定值

如何確定SAR ADC的時(shí)序的步驟：

結(jié)論

示例部件：AD7381-4

為了比較包含電源時(shí)序規(guī)則的其他SAR ADC，我們?cè)诖颂峁┝艘粋€(gè)示例SAR ADC，它是AD7381-4數(shù)據(jù)手冊(cè)，其中包括向ADC施加電源的規(guī)則。

審核編輯：郭婷