0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

講解串?dāng)_引入的噪聲(Noise)

冬至配餃子 ? 來源:RTL2GDS ? 作者:老本 Benjamin ? 2023-06-28 16:04 ? 次閱讀

CCSN Library

PT-SI在進(jìn)行噪聲分析前,首先需要確認(rèn)Library中具備噪聲模型。CCSN噪聲模型建模是基于CCB(Channel Connected Block)。數(shù)字邏輯單元可以認(rèn)為由一級或多級CCB組成,其中反相器,與非門,或非門只包含一級CCB;與門則包含兩級CCB;而寄存器則包含多級CCB。下面就簡單區(qū)分一下三種情況下噪聲建模的區(qū)別:

單級CCB邏輯單元

對于單級CCB邏輯單元,例如反相器,噪聲建?;跁r(shí)序狐(Arc Based)。噪聲的傳輸可以基于Timing Arc,模型轉(zhuǎn)換框圖如下:

圖片

反相器的噪聲模型在.lib中大致如下:

pin (Z) {
...
timing ()  {
related_pin: A;
...
ccsn_first_stage() { /*First stage CCB*/
...
}
}
...
}

兩級CCB邏輯單元

對于兩級CCB邏輯單元,例如與門,噪聲建模也是基于時(shí)序狐(Arc Based)。分為input stage (ccsn_first_stage)和output stage (ccsn_last_stage),噪聲的傳輸亦可以基于Timing Arc,模型轉(zhuǎn)換框圖如下:

圖片

與門的噪聲模型在.lib中大致如下:

pin (Z) {
  ...
  timing ()  {
    related_pin: A;
    ...
    ccsn_first_stage() { /*Input to Internal Node*/
      ...
    }
    ccsn_last_stage() { /*Internal Node to Output*/
     ...   
   }
  }
 ...
}

多級CCB邏輯單元

對于多級CCB邏輯單元,例如寄存器,噪聲建模是基于Pin的 (Pin Based),對于所有inputs都抽取ccsn_first_stage模型,對于outputs抽取ccsn_last_stage模型。如果這種邏輯單元中存在某些input-output的路徑只有兩級CCB,也可以通過Arc Based方式建模。模型轉(zhuǎn)換框圖如下:

圖片

寄存器的噪聲模型在.lib中大致如下:

pin (CDN) {
  ...  
}
pin (CP) {
  ...
  ccsn_first_stage() {
    ...
  }
}
pin (D) {
  ...
  ccsn_first_stage() {
   ...
 }  
}
pin (Q) {
  ...
  timing ()  {
    related_pin: CDN;
    ...
    ccsn_first_stage() { /*Input to Internal Node*/
      ...
    }
    ccsn_last_stage() { /*Internal Node to Output*/
     ...   
   }
  }
 ...
}

需要注意的,對于Arc Based和Pin Based兩種方式,.lib中噪聲相關(guān)的屬性存儲(chǔ)的對象是不同的,Arc Based噪聲屬性是存在對于的Arc中,而Pin Based噪聲屬性則是與Pin關(guān)聯(lián)的,具體的區(qū)別可以參看下面的命令:

#Arc Based Attributes
get_attribute [get_lib_timing_arc -of [get_lib_cell */INV1X]] has_ccs_noise_above_high


#Pin Based Attributes
get_attribute [get_lib_pins -of [get_lib_cell */INV1X]] has_ccs_noise_above_high

噪聲分析實(shí)戰(zhàn)

為了進(jìn)行Noise或者Glitch分析,需要對一個(gè)串?dāng)_造成的Bump建模,它有寬度和高度,還有面積等屬性概念(如下圖所示),在分析噪聲時(shí)可以分別針對height, area, area_percent進(jìn)行分析,命令如下:

#默認(rèn)值是height
report_noise -slack_type height
#area=1/2* height * width
report_noise -slack_type area
#area_percent = (constrainted height - actual height) / constrainted height
report_noise -slack_type area_percent

圖片

PT-SI在進(jìn)行update_noise計(jì)算時(shí),首先會(huì)采用較為悲觀的方式快速計(jì)算一個(gè)類似于下圖中DC noise margin的閾值,如果計(jì)算出的Bump Height遠(yuǎn)低于該值,那么就可以斷定沒有noise不會(huì)傳播,沒有危害。如果計(jì)算出的Bump Height接近這個(gè)閾值,那么工具就會(huì)啟動(dòng)更精細(xì)的類似SPICE的門級仿真,取得更精確的結(jié)果。通過這種方式,即節(jié)省了時(shí)間,又保證了精度。

下圖中的曲線可以看做是Noise Immunity Curve(NIC),在曲線左下角的Glitch都是無害的,而右上角的Glitch都是必須修復(fù)掉的。PT-SI在進(jìn)行Noise門級仿真時(shí)會(huì)實(shí)時(shí)地計(jì)算出各個(gè)點(diǎn)的NIC,通過PT的GUI界面也可以調(diào)出這類圖片。

圖片

最后,簡單聊一聊萬一出現(xiàn)的noise違例,我們怎么去修復(fù)呢?

這個(gè)需要結(jié)合受害(victim)和攻擊(aggressor) Net相關(guān)路徑的時(shí)序,周圍Net和Cell的密集程度等情況來具體分析,大致上有以下方法:

(1)增加受害Net的驅(qū)動(dòng)單元驅(qū)動(dòng)能力

(2)減少受害Net的負(fù)載單元驅(qū)動(dòng)能力

(3)增加受害Net和攻擊Net的間距

(4)降低攻擊Net的驅(qū)動(dòng)單元驅(qū)動(dòng)能力

(5)通過加Buffer將受害Net打斷 (工具一般是通過這種方式來修復(fù))

(6)將受害或者攻擊Net的驅(qū)動(dòng)單元或者負(fù)載單元挪開一定距離,并重新ECO繞線

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5253

    瀏覽量

    119208
  • 反相器
    +關(guān)注

    關(guān)注

    6

    文章

    308

    瀏覽量

    43049
  • CCSN
    +關(guān)注

    關(guān)注

    0

    文章

    3

    瀏覽量

    7067
  • GUI
    GUI
    +關(guān)注

    關(guān)注

    3

    文章

    631

    瀏覽量

    39298
  • SPICE仿真
    +關(guān)注

    關(guān)注

    1

    文章

    26

    瀏覽量

    6378
收藏 人收藏

    評論

    相關(guān)推薦

    什么是?如何減少?

    01 . 什么是? ? 是 PCB 的走線之間產(chǎn)生的不需要的噪聲 (電磁耦合)。
    的頭像 發(fā)表于 05-23 09:25 ?5092次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    介紹

    繼上一篇“差模(常模)噪聲與共模噪聲”之后,本文將對“”進(jìn)行介紹。
    發(fā)表于 11-29 14:29

    什么是

    繼上一篇“差模(常模)噪聲與共模噪聲”之后,本文將對“”進(jìn)行介紹。
    發(fā)表于 03-21 06:20

    什么是

    什么是?互感和互容電感和電容矩陣引起的噪聲
    發(fā)表于 02-05 07:18

    怎么抑制PCB小間距QFN封裝引入

    隨著電路設(shè)計(jì)高速高密的發(fā)展趨勢,QFN封裝已經(jīng)有0.5mm pitch甚至更小pitch的應(yīng)用。由小間距QFN封裝的器件引入的PCB走線扇出區(qū)域的問題也隨著傳輸速率的升高而越來越突出。對于
    發(fā)表于 03-01 11:45

    什么是它的形成原理是怎樣的

    是信號完整性中最基本的現(xiàn)象之一,在板上走線密度很高時(shí)的影響尤其嚴(yán)重。我們知道,線性無緣系統(tǒng)滿足疊加定理,如果受害線上有信號的傳輸,
    發(fā)表于 09-18 15:10 ?1.5w次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>它的形成原理是怎樣的

    如何解決PCB問題

    高速PCB設(shè)計(jì)中,信號之間由于電磁場的相互耦合而產(chǎn)生的不期望的噪聲電壓信號稱為信號。超出一定的值將可能引發(fā)電路誤動(dòng)作從而導(dǎo)致系統(tǒng)無法
    發(fā)表于 07-19 09:52 ?2265次閱讀

    淺談溯源,是怎么產(chǎn)生的

    文章——溯源。 提到,防不勝防,令人煩惱。不考慮,仿真波形似乎一切正常,考慮了
    的頭像 發(fā)表于 03-29 10:26 ?3173次閱讀

    如何解決EMC設(shè)計(jì)中的問題?

    ? 是通過近電場(電容耦合)和磁場(電感耦合)在相鄰導(dǎo)體之間耦合的噪聲。盡管任何相鄰導(dǎo)體都表現(xiàn)出,但是當(dāng)它出現(xiàn)在強(qiáng)干擾信號和敏感信號
    的頭像 發(fā)表于 12-25 15:12 ?2274次閱讀

    是怎么引起的 降低有哪些方法

    是兩條信號線之間的耦合、信號線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流,而感性耦合引發(fā)耦合電壓。PCB板層的參數(shù)、信號線間距、驅(qū)動(dòng)端和接收端的電氣特性及線端接方式對
    的頭像 發(fā)表于 08-15 09:32 ?9864次閱讀

    理解Crosstalk

    是兩條信號線之間的耦合、信號線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流,而感性耦合引發(fā)耦合電壓。PCB板層的參數(shù)、信號線間距、驅(qū)動(dòng)端和接收端的電氣特性及線端接方式對
    的頭像 發(fā)表于 09-14 09:49 ?2600次閱讀
    理解<b class='flag-5'>串</b><b class='flag-5'>擾</b>Crosstalk

    使用電感降低噪聲的注意點(diǎn):、GND線反彈噪聲

    這之前作為使用電感的降噪對策,介紹了電感和鐵氧體磁珠、共模濾波器。本文將主要介紹PCB板布局相關(guān)的注意事項(xiàng)。是因電路板布線間的雜散電容和互感,
    的頭像 發(fā)表于 02-15 16:12 ?1078次閱讀
    使用電感降低<b class='flag-5'>噪聲</b>的注意點(diǎn):<b class='flag-5'>串</b><b class='flag-5'>擾</b>、GND線反彈<b class='flag-5'>噪聲</b>

    S參數(shù)與知識的講解

    ,是兩條信號線之間的耦合產(chǎn)生的噪聲干擾。因此分析的S參數(shù)就需要查看兩條線的特性,即一個(gè)四端口網(wǎng)絡(luò),這時(shí)我們需要關(guān)注S31和S41
    的頭像 發(fā)表于 05-05 17:29 ?2749次閱讀
    S參數(shù)與<b class='flag-5'>串</b><b class='flag-5'>擾</b>知識的<b class='flag-5'>講解</b>

    什么是?如何減少

    是 PCB 的走線之間產(chǎn)生的不需要的噪聲 (電磁耦合)。
    的頭像 發(fā)表于 05-22 09:54 ?3441次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    在PCB設(shè)計(jì)中,如何避免?

    在PCB設(shè)計(jì)中,如何避免? 在PCB設(shè)計(jì)中,避免是至關(guān)重要的,因?yàn)?b class='flag-5'>串可能導(dǎo)致信號失真、
    的頭像 發(fā)表于 02-02 15:40 ?1352次閱讀