0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

D鎖存器快速入門教程

科技觀察員 ? 來源:build-electronic-circuits ? 作者:build-electronic-circ ? 2023-06-29 14:14 ? 次閱讀

D 鎖存器是最常用于在數(shù)字系統(tǒng)中存儲(chǔ)數(shù)據(jù)的邏輯電路。它基于 S-R鎖存器,但沒有“未定義”或“無效”狀態(tài)問題。在本教程中,您將了解它的工作原理、其真值表以及如何使用邏輯門構(gòu)建一個(gè)。

D 閂鎖符號(hào)D 閂鎖符號(hào)

什么是 D 鎖存器?

D 鎖存器可以存儲(chǔ)位值,即 1 或 0。當(dāng)其使能引腳為高電平時(shí),D引腳上的值將存儲(chǔ)在Q輸出上。它以 S-R

鎖存器的設(shè)計(jì)為基礎(chǔ),增加了一些邏輯門。您可以在下面看到一個(gè)基于 S-R 鎖存器的 D 鎖存器電路,該鎖存器采用 NAND 門構(gòu)建:

帶 NAND 柵極的 D 鎖存電路D 鎖存電路

輸入端的逆變器確保S和R輸入始終相反,以避免兩者為1的無效狀態(tài)。兩個(gè)NAND門創(chuàng)建一個(gè)新的輸入E(使能),允許您控制何時(shí)要將輸出更改為D輸入上的任何輸出。

這意味著輸出Q只有在使能信號(hào)為1時(shí)才能改變。如果為 0,則輸出不受 D 上任何更改的影響。

您還可以構(gòu)建帶有 AND 和 NOR 門的 D 鎖存器,如下所示:

D 來自 AND 和 NOR 門的鎖存器

D 鎖存器還可用于在定時(shí)電路中引入延遲、緩沖器或以特定間隔采樣數(shù)據(jù)。

閂鎖和翻轉(zhuǎn)有什么區(qū)別?

術(shù)語鎖存和觸發(fā)器有時(shí)會(huì)被錯(cuò)誤地用作同義詞,因?yàn)閮烧叨伎梢栽谄漭敵鲋写鎯?chǔ)位(1 或 0)。

雖然鎖存器只要啟用即可隨時(shí)更改其輸出,但觸發(fā)器是一種邊緣觸發(fā)設(shè)備,需要時(shí)鐘轉(zhuǎn)換來更改其輸出。

要構(gòu)建 D 翻轉(zhuǎn)翻轉(zhuǎn),您需要兩個(gè) D 閂鎖,如下所示:

D 觸發(fā)器由閂鎖制成

D 閂鎖如何工作?

由于輸出 Q 僅在 E 輸入為 1 時(shí)發(fā)生變化,因此您將獲得以下真值表:

在真值表的第一行中,E 輸入為

0。這意味著閂鎖未啟用,因此沒有任何反應(yīng)。Q輸出保留其具有的任何值。無論D輸入具有什么值,Q輸出都不會(huì)改變,它將保持其值不變。這就是這個(gè)電路“記住”一點(diǎn)的方式。

看看接下來的兩行。此處 E 輸入為 1,因此鎖存器已啟用。這意味著如果D輸入為0,Q輸出將復(fù)位為0。如果 D 輸入為 1,則 Q 輸出將設(shè)置為
1。

分析電路

您可以通過向 S-R 鎖存電路添加三個(gè)邏輯門來構(gòu)建 D 鎖存電路。在下圖中,您可以看到 D 鎖存電路在啟用時(shí)的位路徑,并且在 D 輸入上為0。

D 鎖存電路位路徑

要分析上述電路,您需要記住,NAND門僅在其兩個(gè)輸入均為0時(shí)才產(chǎn)生1。在所有其他情況下,它給出 1。

首先,第一個(gè)NAND門的輸入為1和0,因此,其輸出為1。第二個(gè) NAND 門的兩個(gè)輸入均為 1,因此返回 2。

第一和第二 NAND 門的輸出是代表基本 S-R 鎖存器的電路部分的輸入??紤]到這一點(diǎn),您可以將位分為兩組:S-R 鎖存器之前的位(紅色)和 S-R

鎖存器產(chǎn)生的位(綠色)。

最后,如果你看一下第 4 個(gè) NAND 門。您可以看到,由于第二個(gè) NAND 門,其輸入之一為

0。該信息足以告訴您,無論其其他輸入的值如何,它都會(huì)給出 2。該位是對(duì)第三個(gè)NAND門輸入之一的反饋。由于第一個(gè)NAND門,另一個(gè)是1,因此Q輸出的結(jié)果為3 –

與輸入D相同。

當(dāng) D 為 1 時(shí)嘗試執(zhí)行此操作,您將看到輸出變?yōu)?1。

從此位路徑可以得出結(jié)論,只要 E 輸入為 1,D 鎖存器就會(huì)將輸出 Q 更新為 D 輸入上的 Q。

實(shí)驗(yàn):構(gòu)建自己的D鎖存電路

舉一個(gè)實(shí)際示例,您可以使用邏輯門構(gòu)建基本的D鎖存電路,并使用按鈕進(jìn)行測(cè)試。R1和R2是下拉電阻,以確保在未按下按鈕時(shí)輸入為0:

D鎖存器的構(gòu)建和測(cè)試實(shí)驗(yàn)

正如您在圖像的第 1 部分中看到的,Q 為 0(LED L1 熄滅),并且 PB1 和 PB2 均未按下。

接下來,查看推送 PB2 的第 2 部分?,F(xiàn)在,D 輸入上有一個(gè) 1,但輸出 Q 仍為 0,因?yàn)?E 輸入尚未收到使能信號(hào)。

第 3 節(jié)顯示了如何按下 PB1,因此在 E 輸入端出現(xiàn)一個(gè) 1,并將位 1 從 D 放置到 Q。當(dāng) Q 為 1 時(shí),它打開 LED L1。

當(dāng) PB1 和 PB2 恢復(fù)到第 4 節(jié)中的原始狀態(tài)時(shí),LED L1 保持亮起,表示 Q 輸出未改變。

要更改輸出 Q,您需要再次推送 PB1。

要組裝上述電路,您需要:

四個(gè) NAND 門(例如 CD4011)

一個(gè)非門(例如 CD4049 或 CD4069)

2x 按鈕

1x 指示燈

2x 10 kΩ電阻(R1和R2)

1x 330 Ω電阻 (R3)

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 邏輯電路
    +關(guān)注

    關(guān)注

    13

    文章

    490

    瀏覽量

    42455
  • 鎖存器
    +關(guān)注

    關(guān)注

    8

    文章

    903

    瀏覽量

    41317
  • D鎖存器
    +關(guān)注

    關(guān)注

    0

    文章

    13

    瀏覽量

    3679
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    [6.2.2]--5.2.2D

    學(xué)習(xí)電子知識(shí)
    發(fā)布于 :2022年11月16日 22:04:41

    Proteus快速入門教程

    Proteus快速入門教程O(∩_∩)O~
    發(fā)表于 08-03 16:05

    FPGA/SOPC開發(fā)快速入門教程

    FPGA/SOPC開發(fā)快速入門教程
    發(fā)表于 08-06 16:56 ?79次下載
    FPGA/SOPC開發(fā)<b class='flag-5'>快速</b><b class='flag-5'>入門教程</b>

    pro/engineer wildfire 快速入門教程

    pro/engineer wildfire 快速入門教程 Pro/ENGINEER Wildfire 快速入門第 1 天Pro/ENGINEER Wildfire
    發(fā)表于 01-14 16:53 ?0次下載

    ,是什么意思

    ,是什么意思
    發(fā)表于 03-09 09:44 ?1.2w次閱讀

    FPGA/SOPC開發(fā)快速入門教程_elecfans.com

    FPGA/SOPC開發(fā)快速入門教程_elecfans.com
    發(fā)表于 11-09 14:02 ?18次下載

    TimeQuest_Timing_Analyzer快速入門教程

    TimeQuest_Timing_Analyzer快速入門教程
    發(fā)表于 12-14 14:21 ?22次下載

    超詳細(xì)Proteus_快速入門教程

    超詳細(xì)Proteus_快速入門教程
    發(fā)表于 09-18 14:54 ?102次下載
    超詳細(xì)Proteus_<b class='flag-5'>快速</b><b class='flag-5'>入門教程</b>

    PADS VX2.3快速學(xué)習(xí)入門教程

    PADS VX2.3快速學(xué)習(xí)入門教程
    發(fā)表于 09-09 16:15 ?0次下載

    SRD的特點(diǎn)

    用或非門組成的基本SR。
    的頭像 發(fā)表于 02-27 10:29 ?7563次閱讀
    SR<b class='flag-5'>鎖</b><b class='flag-5'>存</b><b class='flag-5'>器</b>和<b class='flag-5'>D</b><b class='flag-5'>鎖</b><b class='flag-5'>存</b><b class='flag-5'>器</b>的特點(diǎn)

    的工作原理

    開關(guān)的組合來實(shí)現(xiàn)的。在數(shù)字電路中,通常由邏輯門(例如與門或非門)組成。它可以采用不同的設(shè)計(jì)方式,包括SR
    的頭像 發(fā)表于 12-08 11:18 ?4964次閱讀

    allegro快速入門教程

    電子發(fā)燒友網(wǎng)站提供《allegro快速入門教程.pdf》資料免費(fèi)下載
    發(fā)表于 02-29 09:32 ?67次下載

    常用的d型號(hào)有哪些

    D是一種常見的數(shù)字邏輯電路,用于存儲(chǔ)一個(gè)二進(jìn)制位的狀態(tài)。以下是一些常用的D
    的頭像 發(fā)表于 08-28 09:13 ?247次閱讀

    d解決了sr的什么問題

    D(Data Latch)和SR(Set
    的頭像 發(fā)表于 08-28 09:16 ?223次閱讀

    D的基本實(shí)現(xiàn)

    在Verilog HDL中實(shí)現(xiàn)(Latch)通常涉及對(duì)硬件描述語言的基本理解,特別是關(guān)于信號(hào)如何根據(jù)控制信號(hào)的變化而保持或更新其值。
    的頭像 發(fā)表于 08-30 10:45 ?242次閱讀