0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

ADC數(shù)字下變頻器:復雜抽取示例

星星科技指導員 ? 來源:ADI ? 作者:ADI ? 2023-06-30 15:20 ? 次閱讀

在本例中,我們將介紹AD9680-500,其工作輸入時鐘為491.52 MHz,模擬輸入頻率為150.1 MHz。AD9680將設置為使用數(shù)字下變頻器(DDC),具有實際輸入、復數(shù)輸出、155 MHz的NCO調諧頻率、半帶濾波器1(HB1)和半帶濾波器2(HB2)(總抽取率等于6)和<>dB增益。由于輸出很復雜,因此禁用了復雜到實際的轉換塊?;叵胍幌挛抑暗牟┛椭蠨DC的基本圖表,下面再次包含該圖表。為了理解輸入音調的處理方式,重要的是要了解信號首先通過NCO,NCO在頻率上移動輸入音調,然后通過抽取,通過增益模塊,在我們的例子中,繞過復數(shù)到實際轉換。

wKgZomSejAWAGgr4AADqM2JJKlw576.png

AD9680中的DDC信號處理模塊

我們還回顧一經AD9680的信號流的宏觀視圖。如前所述,信號通過模擬輸入進入,通過ADC內核進入DDC,通過JESD204B串行器,然后通過JESD204B串行輸出通道輸出,如下圖所示。

wKgaomSejAuAPR7YAAKpNTlcrHI665.png

AD9680 原理框圖

我們將再次使用頻率折疊工具來幫助了解ADC的混疊效應,以評估模擬輸入頻率及其諧波在頻域中的位置。在本例中,我們有一個真實信號,采樣率為491.52 MSPS,抽取率設置為<>,輸出很復雜。在ADC的輸出端,信號如下圖所示,使用頻率折疊工具。

wKgaomSejBGASnTGAAK4oqOcCs8898.png

ADC輸出端的信號,由頻率折疊工具示出

輸入采樣時鐘為491.52 MHz,模擬輸入頻率為150.1 MHz,輸入信號將駐留在第一奈奎斯特區(qū)。輸入頻率的二次諧波將在191.32 MHz處混疊到第一個奈奎斯特區(qū),而第三個諧波混疊到41.22 MHz,這也在第一個奈奎斯特區(qū)。這是ADC輸出端的信號在通過DDC之前的狀態(tài)。

現(xiàn)在讓我們看看信號如何通過DDC內部的數(shù)字處理模塊。我們將觀察信號經過每個階段的過程,并觀察NCO如何移動信號以及抽取過程隨后折疊信號。我們將根據(jù)輸入采樣率、491.52 MSPS 和 f 來維護該圖。S條款將與此采樣率有關。讓我們觀察一下一般過程。NCO 會將輸入信號向左移動。一旦復數(shù)(負頻)域中的信號移出 – fS/2它將折回第一個奈奎斯特區(qū)。接下來,信號通過第一個抽取濾波器HB2,該濾波器抽取<>倍。

在圖中,我顯示了抽取過程,但沒有顯示濾波器響應,即使操作一起發(fā)生。這是為了簡單起見。在第一次抽取兩倍后,頻譜從fS/4 至 fS/2轉換為 – f 之間的頻率S/4和 DC。同樣,從 – f 的頻譜S/2 至 – fS/4轉換為直流和f之間的頻率S/4.信號現(xiàn)在通過第二個抽取濾波器HB1,該濾波器也抽取<>(總抽取現(xiàn)在等于<>)。f之間的光譜S/8和 fS/4現(xiàn)在將轉換為 – f 之間的頻率S/8和 DC。同樣,– f 之間的頻譜S/4和 – fS/8將轉換為 DC 和 f 之間的頻率S/8.盡管圖中顯示了抽取,但未顯示抽取濾波操作。

wKgaomSejBaASVz5AAGjLr5SD6Y736.png

信號通過DDC信號處理模塊時的信號 – 通用示例

現(xiàn)在讓我們研究上面討論的示例并查看實際頻率?;氐筋l率折疊工具中的ADC輸出曲線,我們將查看491.52 MSPS的輸入采樣速率和150.1 MHz的輸入頻率。NCO 頻率為 155 MHz,抽取率設置為 154(由于 NCO 分辨率,實際 NCO 頻率為 94.122 MHz)。這導致輸出采樣速率為88.<> MSPS。由于我們正在進行復雜的混頻,因此我們需要在分析中包括復雜的頻域。請耐心等待,因為顯示頻率轉換的圖非常繁忙,但讓我們嘗試通過信號流。

wKgaomSejB6ABozGAAKrOWapKMs603.png

通過DDC信號處理模塊時的信號

NCO 轉移后的頻譜:

基頻從 150.1 MHz 向下移動到 -4.94 MHz。

基本面的圖像從-150.1 MHz偏移到186.48 MHz。

二次諧波從191.32 MHz向下移動到36.38 MHz。
三次諧波從41.22 MHz向下移動到-113.72 MHz。

被 2 抽取后的頻譜:

基頻保持在-4.94 MHz。

基波鏡像向下轉換為-59.28 MHz,并由HB2抽取濾波器衰減。

二次諧波保持在36.38 MHz。
三次諧波被HB2抽取濾波器顯著衰減。

被 4 抽取后的頻譜:

基本頻率保持在-4.94 MHz。

基本面的圖像保持在-59.28 MHz。

二次諧波保持在-36.38 MHz。
三次諧波被HB1抽取濾波器濾除并幾乎消除。

現(xiàn)在讓我們看一下AD9680-500的實際測量結果。我們可以看到基本面位于-4.94 MHz?;▓D像位于-59.28 MHz,振幅為-67.112 dBFS,這意味著圖像已衰減約66 dB。二次諧波位于36.38 MHz。

wKgZomSejCSANN91AAKqhW-dPqg701.png

NCO = 155 MHz 并抽取 4 時 DDC 后信號的 FFT 復數(shù)輸出圖

從FFT中,我們可以看到AD9680-500的輸出頻譜,DDC設置為實際輸入和復數(shù)輸出,NCO頻率為155 MHz(實際154.94 MHz),抽取比為4。

審核編輯:郭婷

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 濾波器
    +關注

    關注

    158

    文章

    7592

    瀏覽量

    176556
  • 變頻器
    +關注

    關注

    251

    文章

    6390

    瀏覽量

    142362
  • NCO
    NCO
    +關注

    關注

    0

    文章

    22

    瀏覽量

    24619
收藏 人收藏

    評論

    相關推薦

    數(shù)字下變頻器的發(fā)展和更新(第一部分)

    。應對這種情況的一種可 行解決方案是使用更多的下變頻級,如圖1所示。而另一種更 有效的解決方案是使用集成數(shù)字下變頻器(DDC)的RF ADC, 如圖2所示。圖1. 帶
    發(fā)表于 11-01 11:19

    淺析ADC抽取

    、處理并消耗功率傳輸寬帶頻譜的效率很低。沒有必要在后期處理中使用大量FPGA收發(fā)抽取和過濾寬帶數(shù)據(jù)。高性能GSPS ADC數(shù)字下變頻(
    發(fā)表于 07-22 08:41

    數(shù)字下變頻抽取技術研究

    討論了軟件無線電接收機中數(shù)字下變頻處理技術中的CIC抽取濾波結構原理,分析了CIC濾波級聯(lián)ISOP濾波
    發(fā)表于 05-26 20:44 ?21次下載

    ATV信號下變頻器

    ATV信號下變頻器   該射頻
    發(fā)表于 09-14 10:41 ?2302次閱讀
    ATV信號<b class='flag-5'>下變頻器</b>

    數(shù)字下變頻抽取濾波的設計及FPGA實現(xiàn)

    針對軟件無線電接收機數(shù)字下變頻中高速數(shù)字信號的降采樣需求,利用半帶濾波及級聯(lián)積分梳狀濾波,設計了一種半帶濾波
    發(fā)表于 11-17 09:01 ?5655次閱讀

    基于FPGA的數(shù)字下變頻器的設計與實現(xiàn)

    設計和實現(xiàn)了基于FPGA的可編程數(shù)字下變頻器(DDC),用于寬帶數(shù)字中頻軟件無線電接收機中,主要完成了數(shù)字下變頻、數(shù)據(jù)
    發(fā)表于 11-22 09:09 ?6019次閱讀
    基于FPGA的<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻器</b>的設計與實現(xiàn)

    基于FGPA實現(xiàn)數(shù)字下變頻器抽取濾波設計方案詳解

    設計數(shù)字下變頻器抽取濾波是一項艱巨任務。本文介紹一種能夠完成此項任務的簡便、易于理解的流程。
    發(fā)表于 07-13 08:13 ?3131次閱讀

    如何在數(shù)字下變頻實現(xiàn)FPGA

    研究了高倍抽取數(shù)字下變頻設計,重點分析了基于級聯(lián)積分梳狀濾波和級聯(lián)半帶濾波的多級抽樣頻率算法。并提出了用最新的Systemgenera
    發(fā)表于 11-05 17:04 ?14次下載
    如何在<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻</b>實現(xiàn)FPGA

    數(shù)字上/下變頻器簡介:VersaCOMM?可重構數(shù)字轉換

    數(shù)字上/下變頻器簡介:VersaCOMM?可重構數(shù)字轉換
    發(fā)表于 05-12 20:53 ?0次下載
    <b class='flag-5'>數(shù)字</b>上/<b class='flag-5'>下變頻器</b>簡介:VersaCOMM?可重構<b class='flag-5'>數(shù)字</b>轉換<b class='flag-5'>器</b>

    AD6636:150 MSPS、寬帶、數(shù)字下變頻器(DDC)數(shù)據(jù)表

    AD6636:150 MSPS、寬帶、數(shù)字下變頻器(DDC)數(shù)據(jù)表
    發(fā)表于 05-27 20:46 ?4次下載
    AD6636:150 MSPS、寬帶、<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻器</b>(DDC)數(shù)據(jù)表

    基于FPGA的數(shù)字下變頻器(DDC)的設計

    基于FPGA的數(shù)字下變頻器(DDC)的設計(ups電源技術轉讓)-基于FPGA的數(shù)字下變頻器(DDC)的設計.適合新手學習參考
    發(fā)表于 09-16 11:43 ?37次下載
    基于FPGA的<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻器</b>(DDC)的設計

    數(shù)字下變頻器是怎么回事

    在本文的第一部分“數(shù)字下變頻器——第1部分”中,我們探討了行業(yè)對更高頻率RF頻段采樣的推動,以及數(shù)字下變頻器(DDC)如何實現(xiàn)這種類型的無線電架構。討論了與AD9680系列產品中的DD
    的頭像 發(fā)表于 01-05 14:28 ?3011次閱讀
    <b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻器</b>是怎么回事

    下變頻器輸入信號幅度對下變頻的影響

    下變頻器(Downconverter)用于將高頻信號轉換為較低頻率的信號。輸入信號的幅度(即信號的電壓或功率級別)會對下變頻的影響產生以下幾個方面的影響。
    的頭像 發(fā)表于 06-07 10:18 ?955次閱讀

    ADC數(shù)字下變頻器:重新審視復雜抽取示例

    回想一下示例中,AD9680-500的工作輸入時鐘為491.52 MHz,模擬輸入頻率為150.1 MHz。AD9680設置為使用數(shù)字下變頻器(DDC),具有實輸入、復數(shù)輸出、155 MHzNCO
    的頭像 發(fā)表于 06-30 15:18 ?1422次閱讀
    <b class='flag-5'>ADC</b><b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻器</b>:重新審視<b class='flag-5'>復雜</b>的<b class='flag-5'>抽取</b><b class='flag-5'>示例</b>

    下變頻器的原理和作用

    下變頻器(Upconverter and Downconverter)是無線通信和電力系統(tǒng)中常見的電路模塊,它們在各自領域內扮演著重要的角色。下面將分別就無線通信中的上下變頻器和電力系統(tǒng)中的上下變頻器進行詳細的原理和作用解析。
    的頭像 發(fā)表于 08-25 16:20 ?1086次閱讀