鎖存型讀出放大器（Sense Amplifier）電路探討

讀出放大器簡(jiǎn)介

存儲(chǔ)器是用于保存信息的記憶設(shè)備，如隨機(jī)存儲(chǔ)器（RAM）、磁盤（disk）、閃存（Flash）等存儲(chǔ)器均在計(jì)算機(jī)系統(tǒng)中得到廣泛應(yīng)用。讀出延遲，功耗，面積/位，和價(jià)格/位都屬于存儲(chǔ)器的重要指標(biāo)（顯然，你不希望自己的手機(jī)因?yàn)榇鎯?chǔ)器而續(xù)航低，價(jià)格貴，速度慢）。讀出放大器是存儲(chǔ)器電路的一個(gè)重要組成部分，它屬于讀出電路的一部分（顯然，所有存儲(chǔ)器都要支持讀出操作）。讀出放大器的使用恰恰可以大大降低讀出延遲和讀出功耗，同時(shí)與其他降低延遲的功耗的方法相比面積代價(jià)較小。

SRAM**位線結(jié)構(gòu)；

我們以一個(gè)典型的靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）為例，來(lái)說(shuō)明讀出放大器的重要性和性能指標(biāo)要求。如圖是SRAM的位線（差分：BL/BLB）的列結(jié)構(gòu)，當(dāng)某一行被選中后（相當(dāng)于選中了希望讀出的數(shù)據(jù)），該行存儲(chǔ)單元?jiǎng)t會(huì)根據(jù)存儲(chǔ)的數(shù)據(jù)將位線對(duì)的某一條位線下拉，該信號(hào)將被后續(xù)讀出電路讀出。如果把該行的存儲(chǔ)單元當(dāng)成數(shù)字電路中的一個(gè)門（gate），則可以算出該門的扇出在100的數(shù)量級(jí)，遠(yuǎn)遠(yuǎn)偏離電路延遲（latency）的最優(yōu)解數(shù)十倍。

由于該門顯然處于關(guān)鍵路徑（criticalpath）上，可以想象，如果依靠存儲(chǔ)單元得到軌對(duì)軌輸出，不光對(duì)存儲(chǔ)器的讀出延遲的影響是災(zāi)難性的，而且功耗也極大（E(peroperation)=VQ=C~BL~V~DD~^2^ ）。有兩個(gè)思路可以改善這個(gè)問(wèn)題：1. 仍然使用大信號(hào)讀出（large-signal sensing），通過(guò)減小扇出，即減少單對(duì)位線上的存儲(chǔ)單元數(shù)量如使用多級(jí)（hierarchical BL）結(jié)構(gòu)；2.使用小信號(hào)讀出（small-signal sensing），即使用讀出放大器將位線的信號(hào)放大，意味著不需要軌對(duì)軌的位線信號(hào)即可讀出存儲(chǔ)單元的數(shù)據(jù)。我們這里介紹第二個(gè)思路。因存儲(chǔ)器陣列的相似結(jié)構(gòu)，讀出放大器不僅在SRAM中使用，在其他種類的存儲(chǔ)器如動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM），閃存（Flash Memory）中也得到廣泛使用。

從上面的簡(jiǎn)介我們可以得到推出讀出放大器應(yīng)該具有的特性：1.高速；2.面積?。⊿RAM可以有1000個(gè)以上的讀出放大器）；3.低功耗。然而，我們知道FET的參數(shù)如閾值電壓在制造完成前可以看成隨機(jī)變量，無(wú)法控制。而在數(shù)量龐大的讀出放大器的客觀條件下，我們無(wú)法對(duì)單個(gè)讀出放大器的偏移電壓（offset voltage）做校準(zhǔn)（calibration），這一點(diǎn)與鎖存型放大器在數(shù)據(jù)轉(zhuǎn)換器和高速有線通信中的應(yīng)用非常不同，因此我們必須使用結(jié)構(gòu)簡(jiǎn)單的低偏移讀出放大器。

歷史上多種放大器均被當(dāng)做讀出放大器使用。對(duì)于模擬集成電路學(xué)習(xí)者最容易理解的讀出放大器則是靜態(tài)差分放大器。然而，這類放大器幾乎可以作為反面教材，具有靜態(tài)功耗大，無(wú)法將小信號(hào)放大至軌對(duì)軌等缺點(diǎn)。將電流而非電壓作為輸入信號(hào)的SRAM讀出放大器在2000年左右曾被研究，因其具有可以忽略輸入電容而幾乎沒有延遲的將存儲(chǔ)單元的驅(qū)動(dòng)電流作為信號(hào)放大的優(yōu)點(diǎn)。

然而，電流讀出放大器電路往往需要多級(jí)放大結(jié)構(gòu)，太過(guò)復(fù)雜而導(dǎo)致面積太大的問(wèn)題。經(jīng)過(guò)長(zhǎng)年的自然選擇，一類讀出放大器脫穎而出，它就是鎖存型讀出放大器。鎖存型讀出放大器具有幾乎所有的優(yōu)點(diǎn)：高速，面積小/結(jié)構(gòu)簡(jiǎn)單，功耗低（無(wú)靜態(tài)功耗），軌對(duì)軌輸出。這里介紹兩種經(jīng)常被使用的鎖存型讀出放大器。

當(dāng)然，需要指出的是，本文介紹的電路結(jié)構(gòu)不僅僅只應(yīng)用于讀出放大器，鎖存型讀出放大器的電路結(jié)構(gòu)如StrongArm鎖存器的電路結(jié)構(gòu)也在存儲(chǔ)器以外的領(lǐng)域作為比較器（comparator）、限幅器（limiter）、鎖存器（latch）被使用，這是由于它們和讀出放大器的功能相似性決定的。這些領(lǐng)域包括但不限于數(shù)模轉(zhuǎn)換電路、串并/并串行轉(zhuǎn)換器。

基于交叉耦合反相器（Cross-CoupledInverter ）的讀出放大器

交互耦合方向器電路圖；電壓的時(shí)間演化和相空間圖；共模/ 差模等效電路；

對(duì)任何正反饋放大器的討論都應(yīng)該從簡(jiǎn)單且易于理解的交互耦合方向器開始。功耗：因?yàn)檎答?，放大器的輸入信?hào)將被放大至軌對(duì)軌。由于這個(gè)特性，在放大完成后，該電路的功耗降為零，這是鎖存型放大器普遍的特點(diǎn)。速度：對(duì)該電路有了定性的了解后，我們接著理解該正反饋電路的動(dòng)力學(xué)過(guò)程。如果選取共模電壓和差模電壓作為獨(dú)立變量，我們可以通過(guò)基于基爾霍夫方程組的動(dòng)力學(xué)方程組或基于仿真得到如圖所示的動(dòng)力學(xué)相空間圖。從圖中我們可以明顯看出共模電壓和差模電壓是一對(duì)正交的變量，意味著兩者獨(dú)立變化而不受互相的影響。

事實(shí)上我們可以得到其等效電路（如圖）。共模電壓對(duì)應(yīng)的極點(diǎn)是穩(wěn)定極點(diǎn)，而差模電壓對(duì)應(yīng)的極點(diǎn)是不穩(wěn)定極點(diǎn)，這兩個(gè)極點(diǎn)的位置由負(fù)載和反相器跨導(dǎo)決定。由于該電路的線性性直到差模電壓很大時(shí)才失效，因此極點(diǎn)的位置和輸入信號(hào)的大小決定了該放大器的速度。偏移電壓：由于該放大器只有四個(gè)FET，根據(jù)pelgrom定律，在設(shè)計(jì)面積一定的情況下我們因此可以得到非常小的等效輸入偏移電壓。由于正反饋放大器的特點(diǎn)，我們不能使用對(duì)靜態(tài)放大器的分析方法分析該電路的偏移電壓公式，必須對(duì)該電路進(jìn)行動(dòng)力學(xué)分析，找出各個(gè)失配下的亞穩(wěn)態(tài)（metastable point，數(shù)學(xué)上稱為“Saddle fixed point/鞍點(diǎn)不動(dòng)點(diǎn)”）和對(duì)應(yīng)的分界線（separatrix，圖中紅色直線，是失配的函數(shù)，數(shù)學(xué)上稱為“stable manifold/穩(wěn)定流型”）。

實(shí)際中基于交互耦合反相器的讀出放大器在其為核心的基礎(chǔ)上加上若干FET控制開關(guān)。該讀出放大器的一個(gè)重要特點(diǎn)是輸入節(jié)點(diǎn)和輸出節(jié)點(diǎn)相同。如在SRAM中，輸入共模電壓是VDD，使用最廣泛的讀出放大器則加上兩個(gè)FET用于隔離位線電容和一個(gè)用于開啟和關(guān)閉讀出放大器的FET，而無(wú)需在PFET端也加一個(gè)開關(guān)。有趣的是，利用正反饋特性，交互耦合反相同時(shí)也是SRAM 6T存儲(chǔ)單元的核心結(jié)構(gòu)。在DRAM中，由于輸入共模電壓一般為VDD/2，因此需要兩個(gè)FET控制開啟關(guān)閉，并且由于DRAM需要重新寫入被讀出的存儲(chǔ)單元，因此不能隔離位線（大電容），這也是DRAM讀出一般比SRAM慢的一個(gè)重要原因。

SRAM/DRAM**常用的讀出放大器；

StrongArm****鎖存器

StrongArm 電路圖；信號(hào)隨時(shí)間演化（虛線：V C1 /VC2 ；實(shí)線：V O1 /VO2 ）；差模小信號(hào)等效電路：采樣；轉(zhuǎn)移；

StrongArm鎖存器最初由Abidi教授的學(xué)生Kobayashi教授于1993年提出，得名于本電路在StrongArm微處理器中的使用。如圖所示，核心FET是M1-M6。這個(gè)電路提供了一個(gè)方便的方法，將輸入電壓耦合至交互耦合放大器，從而隔離了輸入和輸出端口：輸入電壓信號(hào)通過(guò)輸入對(duì)管轉(zhuǎn)變成電流信號(hào)，該電流信號(hào)在輸出端口產(chǎn)生一個(gè)初始電壓使交互耦合放大器再生放大至軌對(duì)軌信號(hào)，因而該電路在SRAM設(shè)計(jì)者中也被稱為電流鎖存讀出放大器。這個(gè)電路的動(dòng)力學(xué)過(guò)程有三個(gè)階段：采樣，轉(zhuǎn)移，再生。

每個(gè)階段伴隨著一定的信號(hào)放大。初始時(shí)節(jié)點(diǎn)C和輸出節(jié)點(diǎn)O均為VDD。采樣階段時(shí)，所有交互耦合放大器的FET（M3-M6）均處于關(guān)斷，輸入信號(hào)在電容CC上積分并在節(jié)點(diǎn)C形成一個(gè)信號(hào)，同時(shí)伴隨著節(jié)點(diǎn)C的共模電壓下降。轉(zhuǎn)移階段時(shí)，M3和M4開啟并處于飽和區(qū)，差模小信號(hào)等效電路如圖，該電路只有一個(gè)穩(wěn)定極點(diǎn):

同時(shí)注意到節(jié)點(diǎn)C和O的總電荷守恒，因此在此階段輸入信號(hào)積分的所有電荷將被轉(zhuǎn)移至輸出節(jié)點(diǎn)并放大（穩(wěn)定時(shí)VC為負(fù)），形成再生階段的初始電壓。再生階段的動(dòng)力學(xué)行為則與交互耦合反向器非常相似。在了解了StrongArm鎖存器的原理以后，我們可以得到一個(gè)很顯然的結(jié)論：即為了保證再生階段的初始信號(hào)足夠大（以抵抗FET失配），必須保證輸入對(duì)管始終處于飽和區(qū)（輸入共模電壓小于VDD-VTN），否則電荷將從輸入對(duì)管的等效電阻泄露從而信號(hào)放大倍數(shù)大大降低。

SRAM中使用的StrongArm鎖存器則存在這個(gè)問(wèn)題，在固定面積的條件下，該讀出放大器的輸入偏移電壓約為之前介紹的讀出放大器的兩倍，這也是StrongArm鎖存器在SRAM應(yīng)用中的主要缺點(diǎn)。然而，高速的StrongArm鎖存器則要求輸入共模電壓要大，從而將采樣和轉(zhuǎn)移階段的延遲降低，而基于交互耦合反相器的讀出放大器速度則與輸入共模電壓無(wú)關(guān)。

這里需要指出，由于在存儲(chǔ)器應(yīng)用中無(wú)法校準(zhǔn)偏移電壓，因此噪聲是不重要的。在數(shù)據(jù)轉(zhuǎn)換器的應(yīng)用中，則還要分析噪聲的貢獻(xiàn)。

留一個(gè)問(wèn)題：