0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

信號完整性基礎(chǔ)-串?dāng)_

電磁兼容EMC ? 來源:工程師說硬件 ? 2023-07-06 09:15 ? 次閱讀

01

**概述**

串?dāng)_:即兩條信號線之間的耦合引起的線上噪聲干擾。之前的文章咱們說過,傳輸線可以等效為一段段RLC模型。走線上存在電感,當(dāng)走線上流過電流,就會產(chǎn)生磁場,磁場在臨近導(dǎo)體耦合,又會產(chǎn)生感應(yīng)電動勢,從而產(chǎn)生感應(yīng)電流。另外,兩導(dǎo)體間還會形成等效電容,當(dāng)電壓變化時就會有電流耦合到臨近導(dǎo)體。

為了降低串?dāng)_帶來的影響,走線上通常要滿足3W原則,即兩根平行走線中心間距保持3倍線寬(一般要求串?dāng)_值在信號的5%以內(nèi))。

首先通過如下這個實驗,帶大家直觀地認(rèn)識串?dāng)_:

wKgaomSmFdeAcD9CAAJ_InvPszA686.jpg

wKgaomSmFdeAci9ZAAF1ycbIZb0646.jpg

圖1、2 ADS仿真:串?dāng)_--3W線距驗證

02

**串?dāng)_影響因素**

影響串?dāng)_的因素有平行走線長度、邊沿時間、介質(zhì)、線間距、阻抗反射等,下面將通過一列仿真實驗直觀地介紹其影響。

(1)對于有較長平行走線的區(qū)域,如果反射與串?dāng)_不能兼顧時,優(yōu)先考慮串?dāng)_的影響。相同走線長度下,串?dāng)_帶來的插損影響要比阻抗不匹配大的多。

wKgZomSmFdeANKViAAKc01wLF10014.jpg

wKgaomSmFdeAabfOAAGjdJ10v9s088.jpg

圖3、4 ADS仿真:串?dāng)_和反射的影響對比

(2)在串?dāng)_到達(dá)飽和之前,增加平行走線長度會導(dǎo)致遠(yuǎn)端串?dāng)_幅度增加。

wKgZomSmFdeAHKWGAAJxv-kaVVg155.jpg

wKgZomSmFdeAcFYUAADVSuxl5nE272.jpg
圖5、6 ADS仿真:不同長度平行走線下的串?dāng)_幅度對比(2W線寬)

(3)邊沿越陡,串?dāng)_幅度越大。

wKgaomSmFdeAcQrmAAIdugwO26M804.jpg

wKgZomSmFdeAU_ZmAAFM60qvwr0242.jpg

圖7、8 ADS仿真:信號邊沿對串?dāng)_幅度的影響

(4)信號層距離參考層越近,傳輸線和參考層耦合越緊密,臨近線串?dāng)_越小。

wKgZomSmFdeAKcPRAAGHdOWZ-f4167.jpg

wKgaomSmFdiAYxTqAADwEJZJkS0175.jpg

圖9、10 ADS仿真:到參考層的距離不同對串?dāng)_的影響

(5)如果線路中存在反射,反射的信號也會引起串?dāng)_。因此我們需要保證信號線阻抗的連續(xù)性,避免多次反射造成串?dāng)_的疊加。

wKgZomSmFdiAFsK4AAEbHQPF9pM283.jpg

wKgaomSmFdeAJfC8AADtBUYWzg0571.jpg

圖11、12 ADS仿真:阻抗不匹配增加串?dāng)_的影響

(6)兩根平行走線阻抗越小,串?dāng)_也越小。

wKgaomSmFdiAcxc6AAIE-yVmi9s178.jpg

wKgZomSmFdeAVa4AAAD2IDLAtMg519.jpg

圖13、14 ADS仿真:走線阻抗對串?dāng)_的影響

(8)信號線間距越大,串?dāng)_越小。概述中已演示案例,此處不在贅述仿真實驗了。

03

**近端串?dāng)_和遠(yuǎn)端串?dāng)_**

串?dāng)_值測量通常在受害線的兩端,靠近源端的為近端(后向串?dāng)_),反之為遠(yuǎn)端(前向串?dāng)_)。

容性耦合的能量會向遠(yuǎn)端與近端傳輸,感性耦合則只朝著信號相反方向流動。因此,近端串?dāng)_的能量為容性與感性耦合之和(Ic+IL),而遠(yuǎn)端串?dāng)_則為容性與感性耦合之差(Ic-IL)。如下為近端和遠(yuǎn)端串?dāng)_的示意圖。

wKgZomSmFdiARzrtAAA4hoWLm4I746.jpg

wKgaomSmFdeAdH3FAAArwOpTrm4396.jpg

圖15、16 近端和遠(yuǎn)端串?dāng)_示意圖

(1)信號在向前傳播的時候,近端串?dāng)_持續(xù)產(chǎn)生,方向跳變沿相同,幅度穩(wěn)定后不變,波形寬度逐漸增加。

wKgZomSmFdiACoYjAAKhbPRLGow699.jpg

wKgaomSmFdiAY29PAADvpbdUOt8157.jpg

圖17、18 ADS仿真:不同走線長度的近端串?dāng)_

(2)遠(yuǎn)端串?dāng)_隨著信號向前傳播,不斷疊加,幅度逐漸增強(不會無限制增加,有飽和點)。遠(yuǎn)端串?dāng)_的波形寬度等于信號邊沿時間。

wKgZomSmFdiASaW9AAKuB6UONO8541.jpg

wKgaomSmFdiAeVedAAD4jPwo6MI251.jpg

圖19、20 ADS仿真:不同走線長度的遠(yuǎn)端串?dāng)_





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1390

    瀏覽量

    95349
  • 耦合器
    +關(guān)注

    關(guān)注

    8

    文章

    717

    瀏覽量

    59588
  • ADS仿真
    +關(guān)注

    關(guān)注

    0

    文章

    71

    瀏覽量

    10410
  • RLC
    RLC
    +關(guān)注

    關(guān)注

    1

    文章

    116

    瀏覽量

    38854

原文標(biāo)題:信號完整性基礎(chǔ)--串?dāng)_(一)[20230706]

文章出處:【微信號:EMC_EMI,微信公眾號:電磁兼容EMC】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    常見信號完整性的問題之PCB設(shè)計的原因與Altium Designer中的消除技術(shù)

    Altium中的信號完整性分析包括檢查信號上升時間,下降時間,提供終端方案和進行分析的能力。您還可以定義模型并設(shè)置規(guī)則和約束以及
    的頭像 發(fā)表于 08-25 15:50 ?9373次閱讀
    常見<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的問題之PCB設(shè)計<b class='flag-5'>串</b><b class='flag-5'>擾</b>的原因與Altium Designer中的<b class='flag-5'>串</b><b class='flag-5'>擾</b>消除技術(shù)

    信號完整性仿真三個重點:信號質(zhì)量、和時序

    信號完整性仿真重點分析有關(guān)高速信號的3個主要問題:信號質(zhì)量、和時序。對于
    發(fā)表于 04-03 10:40 ?1378次閱讀

    信號完整性-的模型

    是四類信號完整性問題之一,指的是有害信號從一個線網(wǎng)傳遞到相鄰線網(wǎng)。任何一對線網(wǎng)之間都存在
    的頭像 發(fā)表于 09-25 11:29 ?1148次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>-<b class='flag-5'>串</b><b class='flag-5'>擾</b>的模型

    高速電路信號完整性分析與設(shè)計—

    高速電路信號完整性分析與設(shè)計—是由電磁耦合引起的,布線距離過近,導(dǎo)致彼此的電磁場相互影響
    發(fā)表于 09-12 10:31

    【連載筆記】信號完整性-和軌道塌陷

    情況即如多個信號經(jīng)過接插件共用的返回路徑是一個引腳而不是一個平面。此時的感性耦合噪聲大于容耦合噪聲。感性耦合占主導(dǎo)地位時,通常這種歸為開關(guān)噪聲,地彈等。這類噪聲由耦合電感即互感產(chǎn)
    發(fā)表于 11-27 09:02

    基于Protel 99的PCB信號完整性分析設(shè)計

    時,必須考慮在需要的時候,信號能達(dá)到所必需的電壓電平數(shù)值,即信號具有良好的信號完整性。
    發(fā)表于 08-27 16:13

    高速電路信號完整性分析與設(shè)計—

    高速電路信號完整性分析與設(shè)計—是由電磁耦合引起的,布線距離過近,導(dǎo)致彼此的電磁場相互影響
    發(fā)表于 10-06 11:10 ?0次下載

    信號完整性原理

    介紹信號完整性的四個方面,EMI,,反射,電源等。
    發(fā)表于 08-29 15:02 ?0次下載

    如何實現(xiàn)TMS320DM644x數(shù)字媒體系統(tǒng)芯片DMSo實施DDR2PCB布局

    本節(jié)提供了DDR2接口作為一個PCB設(shè)計和制造的時間規(guī)范規(guī)范。設(shè)計規(guī)則限制PCB軌跡長度、PCB跟蹤歪斜、信號完整性、,信號定時。這些規(guī)
    發(fā)表于 04-18 14:26 ?4次下載
    如何實現(xiàn)TMS320DM644x數(shù)字媒體系統(tǒng)芯片DMSo實施DDR2PCB布局

    如何實現(xiàn)在TMS320DM357數(shù)字媒體系統(tǒng)芯片DMS實施DDR2PCB布局

     本節(jié)提供了DDR2接口作為一個PCB設(shè)計和制造的時間規(guī)范規(guī)范。設(shè)計規(guī)則限制PCB軌跡長度、PCB跟蹤歪斜、信號完整性、,信號定時。這些
    發(fā)表于 04-18 16:45 ?8次下載
    如何實現(xiàn)在TMS320DM357數(shù)字媒體系統(tǒng)芯片DMS實施DDR2PCB布局

    PCB設(shè)計信號完整性問題分析

    信號完整性(S i gnal Integri ty,SI)是指信號信號線上傳輸?shù)馁|(zhì)量。對于數(shù)字電路,就是要信號在電路中能以正確的時序和電壓
    發(fā)表于 05-27 13:58 ?1949次閱讀
    PCB設(shè)計<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>與<b class='flag-5'>串</b><b class='flag-5'>擾</b>問題分析

    高速電路信號完整性分析與設(shè)計—

    高速電路信號完整性分析與設(shè)計—
    發(fā)表于 02-10 17:23 ?0次下載

    信號完整性基礎(chǔ)--(二)

    本章我們接著介紹信號完整性基礎(chǔ)第三章節(jié)剩余知識。
    的頭像 發(fā)表于 01-16 09:58 ?2116次閱讀

    和反射影響信號完整性

    和反射影響信號完整性? 和反射是影響信號
    的頭像 發(fā)表于 11-30 15:21 ?473次閱讀

    信號完整性與電源完整性-信號

    電子發(fā)燒友網(wǎng)站提供《信號完整性與電源完整性-信號.pdf》資料免費下載
    發(fā)表于 08-12 14:27 ?0次下載