0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

帶隙基準(zhǔn)電壓模塊之反饋極性分析

冬至子 ? 來(lái)源:Analog CMOS ? 作者:小彭 ? 2023-07-06 11:15 ? 次閱讀

一、帶隙基準(zhǔn)反饋極性分析:

1.1****原理圖一:

圖片

輸出電壓:

圖片

我們知道對(duì)于上圖的pnp二極管接法,向下看的輸入阻抗是1/gm,那么對(duì)于Q1和Q2他們個(gè)數(shù)不同,電流相同的情況下,輸入阻抗一樣嗎?換句話說(shuō):

圖片

對(duì)于三極管的gm表示方式:

圖片

因?yàn)閮蓚€(gè)pnp的電流一樣,所以根數(shù)上式,可以得到:

gm1=gm2

也就是:(為了方便,把PNP的輸入阻抗表示成RQ)

圖片

主要來(lái)分析一下電路的反饋:

反饋信號(hào)從輸出端反饋回兩個(gè)輸入端 A 和 B

反饋類型是:

電壓-電壓反饋

由于前饋通道的絕對(duì)值一樣,所以直接比較正反饋因子和負(fù)反饋因子,來(lái)分析反饋極性

負(fù)反饋因子:

圖片

正反饋因子:

圖片

觀察βn和βp,兩個(gè)分式的分母在同一個(gè)量級(jí),而分子:

RQ <

**
所以:

βn<<βp

也就是說(shuō)這個(gè)bg結(jié)構(gòu)含 有兩個(gè)反饋環(huán)路 ,一個(gè)是正反饋一個(gè)是負(fù)反饋,負(fù)反饋的環(huán)路增益大于正反饋,所以整個(gè)系統(tǒng)還是負(fù)反饋。

下面我們來(lái)看看另外一個(gè)比較常見(jiàn)的bg結(jié)構(gòu)

** 1.2 原理圖二:**

圖片

輸出電壓:

圖片

反饋類型判斷:

反饋量是電流,電流乘以如圖的Req得到電壓(VA、VB)作為運(yùn)算放大器的輸入,所以反饋類型是:

電流—電壓反饋

正確接法****環(huán)路增益計(jì)算:

圖片

錯(cuò)誤接法****環(huán)路益計(jì)算:

圖片

**1.3 **原理圖三:

圖片

圖片

對(duì)于圖3:

輸出電壓:

圖片

反饋類型判斷:

由于反饋量是電流,電流乘以 Req 得到電壓作為輸入,所以反饋類型是

電流-電壓反饋

正確環(huán)路****增益計(jì)算:

圖片

錯(cuò)誤環(huán)路****增益計(jì)算:

圖片

總結(jié):以上三種或者說(shuō)兩種Bandgap Voltage電路,有 兩個(gè)反饋環(huán)路 (正反饋環(huán)路、負(fù)反饋環(huán)路),我們需要注意分析電路的結(jié)構(gòu),設(shè)置正確的偏置方法,在反饋類型上確定電路的穩(wěn)定。

**

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 二極管
    +關(guān)注

    關(guān)注

    147

    文章

    9410

    瀏覽量

    164415
  • 帶隙基準(zhǔn)電路
    +關(guān)注

    關(guān)注

    0

    文章

    14

    瀏覽量

    10705
  • 失調(diào)電壓
    +關(guān)注

    關(guān)注

    0

    文章

    117

    瀏覽量

    13752
  • PNP管
    +關(guān)注

    關(guān)注

    1

    文章

    28

    瀏覽量

    7390
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    低溫漂CMOS基準(zhǔn)電壓分析

    基準(zhǔn)電壓源的目的是產(chǎn)生一個(gè)對(duì)溫度變化保持恒定的量,由于雙極型晶體管的基極電壓VBE,其溫度系數(shù)在室溫(300 K)時(shí)大約為-2.2 mV
    發(fā)表于 11-23 09:19 ?3987次閱讀
    低溫漂CMOS<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b><b class='flag-5'>電壓</b>源<b class='flag-5'>分析</b>

    基準(zhǔn)電路設(shè)計(jì)原理

    基準(zhǔn)廣泛應(yīng)用于模擬集成電路中。基準(zhǔn)電路輸出的基準(zhǔn)
    的頭像 發(fā)表于 07-06 10:42 ?1716次閱讀
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>電路設(shè)計(jì)原理

    基于LDO穩(wěn)壓器的基準(zhǔn)電壓源設(shè)計(jì)

    圖: 3.2 LDO緩沖器電路 將以上所述的基準(zhǔn)電路、運(yùn)算放大器與電阻反饋網(wǎng)絡(luò)、LDO緩沖器相結(jié)合,即可得圖1所示典型LDO電路。根據(jù)輸出公式: 通過(guò)調(diào)節(jié)R3與R4比值即可獲得所需
    發(fā)表于 10-09 14:42

    電源電壓變化時(shí),基準(zhǔn)的輸出發(fā)生跳變,怎么減小基準(zhǔn)的過(guò)沖?

    電源電壓變化時(shí),基準(zhǔn)的輸出發(fā)生跳變,怎么減小基準(zhǔn)
    發(fā)表于 06-24 06:46

    基于BiCMOS工藝的基準(zhǔn)電壓源設(shè)計(jì)

    電壓基準(zhǔn)是模擬集成電路的重要單元模塊,本文在0.35um BiCMOS 工藝下設(shè)計(jì)了一個(gè)基準(zhǔn)
    發(fā)表于 01-11 11:42 ?31次下載

    一種高精度BiCMOS電壓基準(zhǔn)源的設(shè)計(jì)

    在對(duì)傳統(tǒng)典型CMOS電壓基準(zhǔn)源電路分析基礎(chǔ)上提出了一種高精度,高電源抑制
    發(fā)表于 08-03 10:51 ?0次下載

    基于汽車環(huán)境的基準(zhǔn)電壓源的設(shè)計(jì)

    比較了傳統(tǒng)帶運(yùn)算放大器的基準(zhǔn)電壓源電路與采用曲率補(bǔ)償技術(shù)的改進(jìn)電路,設(shè)計(jì)了一種適合汽車電子使用的
    發(fā)表于 12-22 17:22 ?22次下載

    14位Pipeline ADC設(shè)計(jì)的電壓基準(zhǔn)源技術(shù)

    14位Pipeline ADC設(shè)計(jì)的電壓基準(zhǔn)源技術(shù) 目前,基準(zhǔn)電壓源被廣泛應(yīng)用與高精度比較
    發(fā)表于 04-23 09:42 ?3611次閱讀
    14位Pipeline ADC設(shè)計(jì)的<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>電壓</b><b class='flag-5'>基準(zhǔn)</b>源技術(shù)

    CMOS基準(zhǔn)電壓源曲率校正方法

    基準(zhǔn)電壓源是集成電路系統(tǒng)中一個(gè)非常重要的構(gòu)成單元。結(jié)合近年來(lái)的設(shè)計(jì)經(jīng)驗(yàn),首先給出了基準(zhǔn)源曲率產(chǎn)生的主要原因,而后介紹了在高性能CMOS
    發(fā)表于 05-25 14:52 ?34次下載
    CMOS<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b><b class='flag-5'>電壓</b>源曲率校正方法

    一種高PSR基準(zhǔn)源的實(shí)現(xiàn)

    文針對(duì)傳統(tǒng)基準(zhǔn)電壓的低PSR以及低輸出電壓的問(wèn)題,通過(guò)采用LDO與基準(zhǔn)的混合設(shè)計(jì),并且采用B
    發(fā)表于 08-23 10:28 ?3128次閱讀
    一種高PSR<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>源的實(shí)現(xiàn)

    電壓基準(zhǔn)源的設(shè)計(jì)與分析

    本文介紹了基準(zhǔn)源的發(fā)展和基本工作原理以及目前較為常用的基準(zhǔn)源電路結(jié)構(gòu)。設(shè)計(jì)了一種基于Banba結(jié)構(gòu)的基準(zhǔn)源電路,重點(diǎn)對(duì)自啟動(dòng)電路及放大電
    發(fā)表于 05-24 15:18 ?79次下載
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>電壓</b><b class='flag-5'>基準(zhǔn)</b>源的設(shè)計(jì)與<b class='flag-5'>分析</b>

    基準(zhǔn)電壓源及過(guò)溫保護(hù)電路

     介紹了一種低溫漂的BiCMOS基準(zhǔn)電壓源及過(guò)溫保護(hù)電路。采用Brokaw
    發(fā)表于 09-07 20:15 ?24次下載
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b><b class='flag-5'>電壓</b>源及過(guò)溫保護(hù)電路

    cmos基準(zhǔn)電壓源設(shè)計(jì)

    是導(dǎo)的最低點(diǎn)和價(jià)帶的最高點(diǎn)的能量之差。也稱能。越大,電子由價(jià)帶被激發(fā)到導(dǎo)
    發(fā)表于 11-24 15:45 ?2.3w次閱讀
    cmos<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b><b class='flag-5'>電壓</b>源設(shè)計(jì)

    基準(zhǔn)是什么_基準(zhǔn)電路的優(yōu)點(diǎn)

    本文首先介紹了基準(zhǔn)是什么,然后分析基準(zhǔn)的原
    發(fā)表于 08-06 17:48 ?8852次閱讀
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>是什么_<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>電路的優(yōu)點(diǎn)

    基準(zhǔn)電路集成有源器件仿真設(shè)計(jì)

    基準(zhǔn)廣泛應(yīng)用于模擬集成電路中。基準(zhǔn)電路輸出的基準(zhǔn)
    的頭像 發(fā)表于 07-06 10:45 ?1297次閱讀
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>電路集成有源器件仿真設(shè)計(jì)