0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

帶隙基準電壓模塊之EA offset影響分析

冬至子 ? 來源:Analog CMOS ? 作者:小彭 ? 2023-07-06 11:19 ? 次閱讀

如圖2.2(a)是兩種常見的bg結構,對于這兩個bg模塊的輸出電壓誤差來源:

  • 60%來自于運放的offset
  • 30%來自于prosess
  • 10%來自于mismatch(對于2.2(a)是R1和R2、2.2(b)指的是M1和M2)

以上為其電路設計師的經(jīng)驗數(shù)據(jù),僅供參考。

圖片

EA的offset是影響bg誤差的主要因素,本文只計算EA的offset對bg的影響

對于圖 2.2(a)(忽略失調(diào)電壓給兩個三極管造成的電流誤差)

圖片

假設 VBE 的溫度系數(shù)絕對值是 VT 溫度系數(shù)的 K 倍,也就是

圖片

式2.9就可以表示成:

圖片

對于圖 2.2(b)(忽略M1和M2電流鏡的電流誤差)

圖片

根據(jù)2.13和式2.11,可以得到結論(實際上是片面結論):

同樣的EAoffset,對bg的輸出電壓影響一樣(實際上是錯誤的)

下面來分析并通過仿真證明錯誤的

由于本系列文章沒有分析bg的工作原理所以在這里補充(如有需要歡迎留 言):

bandgap電路的兩個主要前提條件是

  • 兩個pnp的電流完全相同
  • 運放的輸入兩點也就是(a)圖的A點和B點電壓完全相同

對于(a)(b)兩幅圖

如果不考慮每路電流的失配, 運放失調(diào)電壓的影響對于以上兩種拓撲結構的影響是一樣的,如果考慮電流失配呢?直觀感受是 (a)圖的運放除了運放的角色,還擔任電流鏡的角色,所以(a)圖的運放失配還會影響 BG 的溫度曲線。

仿真電路以及仿真結果:

圖片

在沒有手動加入失調(diào)電壓Vos的時候,設置好兩幅圖的其他工作條件相同(工作點、系統(tǒng)誤差、pnp個數(shù)以及比例、并設置好電阻比例)

圖(a)

圖片

仿真結果

圖片

如果不考慮電流的失配,兩種結構運放的 Vos 對 bgv 的影響一樣,已經(jīng)通過計算證明。但要考慮圖 2.2(a)Vos 引起的電流失配, Vos 還會影響 bgv 的溫度曲線,如圖2.3 紅色的曲線,可知 2.2(a) Vos 對的 bgv 的影響較大,也會改變 bg 的溫度曲線。

失調(diào)電壓結論

圖 2.2(b) Vos 只對 bgv 的值有影響,沒有影響 bgv 的溫度曲線的形狀,圖 2.2(b), 不僅對 bgv 的值有影響,也影響了 bgv 的溫度曲線形狀。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 三極管
    +關注

    關注

    142

    文章

    3561

    瀏覽量

    120890
  • 電流鏡
    +關注

    關注

    0

    文章

    44

    瀏覽量

    17207
  • 輸出電壓
    +關注

    關注

    2

    文章

    1046

    瀏覽量

    37722
  • 帶隙基準電路

    關注

    0

    文章

    14

    瀏覽量

    10705
  • PNP管
    +關注

    關注

    1

    文章

    28

    瀏覽量

    7390
收藏 人收藏

    評論

    相關推薦

    低溫漂CMOS基準電壓分析

    基準電壓源的目的是產(chǎn)生一個對溫度變化保持恒定的量,由于雙極型晶體管的基極電壓VBE,其溫度系數(shù)在室溫(300 K)時大約為-2.2 mV
    發(fā)表于 11-23 09:19 ?3987次閱讀
    低溫漂CMOS<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準</b><b class='flag-5'>電壓</b>源<b class='flag-5'>分析</b>

    基準電路設計原理

    基準廣泛應用于模擬集成電路中。基準電路輸出的基準
    的頭像 發(fā)表于 07-06 10:42 ?1716次閱讀
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準</b>電路設計原理

    基于LDO穩(wěn)壓器的基準電壓源設計

    一種結構簡單的基于LDO穩(wěn)壓器的基準電壓源,以BrokaW
    發(fā)表于 10-09 14:42

    電源電壓變化時,基準的輸出發(fā)生跳變,怎么減小基準的過沖?

    電源電壓變化時,基準的輸出發(fā)生跳變,怎么減小基準
    發(fā)表于 06-24 06:46

    基于BiCMOS工藝的基準電壓源設計

    電壓基準是模擬集成電路的重要單元模塊,本文在0.35um BiCMOS 工藝下設計了一個基準
    發(fā)表于 01-11 11:42 ?31次下載

    一種高精度BiCMOS電壓基準源的設計

    在對傳統(tǒng)典型CMOS電壓基準源電路分析基礎上提出了一種高精度,高電源抑制
    發(fā)表于 08-03 10:51 ?0次下載

    基于汽車環(huán)境的基準電壓源的設計

    比較了傳統(tǒng)帶運算放大器的基準電壓源電路與采用曲率補償技術的改進電路,設計了一種適合汽車電子使用的
    發(fā)表于 12-22 17:22 ?22次下載

    14位Pipeline ADC設計的電壓基準源技術

    14位Pipeline ADC設計的電壓基準源技術 目前,基準電壓源被廣泛應用與高精度比較
    發(fā)表于 04-23 09:42 ?3611次閱讀
    14位Pipeline ADC設計的<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>電壓</b><b class='flag-5'>基準</b>源技術

    CMOS基準電壓源曲率校正方法

    基準電壓源是集成電路系統(tǒng)中一個非常重要的構成單元。結合近年來的設計經(jīng)驗,首先給出了基準源曲率產(chǎn)生的主要原因,而后介紹了在高性能CMOS
    發(fā)表于 05-25 14:52 ?34次下載
    CMOS<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準</b><b class='flag-5'>電壓</b>源曲率校正方法

    一種高PSR基準源的實現(xiàn)

    文針對傳統(tǒng)基準電壓的低PSR以及低輸出電壓的問題,通過采用LDO與基準的混合設計,并且采用B
    發(fā)表于 08-23 10:28 ?3128次閱讀
    一種高PSR<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準</b>源的實現(xiàn)

    電壓基準源的設計與分析

    本文介紹了基準源的發(fā)展和基本工作原理以及目前較為常用的基準源電路結構。設計了一種基于Banba結構的基準源電路,重點對自啟動電路及放大電
    發(fā)表于 05-24 15:18 ?79次下載
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>電壓</b><b class='flag-5'>基準</b>源的設計與<b class='flag-5'>分析</b>

    基準電壓源及過溫保護電路

     介紹了一種低溫漂的BiCMOS基準電壓源及過溫保護電路。采用Brokaw
    發(fā)表于 09-07 20:15 ?24次下載
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準</b><b class='flag-5'>電壓</b>源及過溫保護電路

    cmos基準電壓源設計

    是導的最低點和價帶的最高點的能量之差。也稱能越大,電子由價帶被激發(fā)到導
    發(fā)表于 11-24 15:45 ?2.3w次閱讀
    cmos<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準</b><b class='flag-5'>電壓</b>源設計

    基準是什么_基準電路的優(yōu)點

    本文首先介紹了基準是什么,然后分析基準的原
    發(fā)表于 08-06 17:48 ?8852次閱讀
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準</b>是什么_<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準</b>電路的優(yōu)點

    基準電路集成有源器件仿真設計

    基準廣泛應用于模擬集成電路中。基準電路輸出的基準
    的頭像 發(fā)表于 07-06 10:45 ?1297次閱讀
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準</b>電路集成有源器件仿真設計