0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

引入空氣間隙以減少前道工序中的寄生電容

jf_pJlTbmA9 ? 來源:泛林集團 ? 作者:泛林集團 ? 2023-07-06 17:27 ? 次閱讀

使用CoventorSEMulator3D?創(chuàng)建可以預(yù)測寄生電容機器學(xué)習模型

1679906436112571.png

作者:泛林集團半導(dǎo)體工藝與整合工程師 Sumant Sarkar

減少柵極金屬和晶體管的源極/漏極接觸之間的寄生電容可以減少器件的開關(guān)延遲。減少寄生電容的方法之一是設(shè)法降低柵極和源極/漏極之間材料層的有效介電常數(shù),這可以通過在該位置的介電材料中引入空氣間隙來實現(xiàn)。這種類型的方式過去已經(jīng)用于后道工序 (BEOL) 中,以減少金屬互連之間的電容[1-4]。本文中,我們將專注于前道工序 (FEOL),并演示在柵極和源極/漏極之間引入空氣間隙的SEMulator3D?模型[5]。SEMulator3D?是一個虛擬的制造軟件平臺,可以在設(shè)定的半導(dǎo)體工藝流程內(nèi)模擬工藝變量。利用SEMulator3D?設(shè)備中的實驗設(shè)計 (DoE) 功能,我們展示了寄生電容與刻蝕深度和其他用于制作空氣間隙的刻蝕工藝參數(shù)的相關(guān)性,以及它與空氣間隙大小和體積的相關(guān)性。

圖1顯示了SEMulator3D?FinFET模型的橫截面。為了在FinFET的柵極和源極/漏極之間引入空氣間隙,我們進行了高選擇比的氮化硅刻蝕工藝,然后進行經(jīng)過優(yōu)化的氮化硅沉積工藝,以封閉結(jié)構(gòu)并產(chǎn)生空氣間隙結(jié)構(gòu)。接著用氮化硅CMP(化學(xué)機械拋光)工藝對表面進行平坦化處理。

1679906432205361.png

1679906428285120.png

圖1:在FinFET模型中引入空氣間隙的SEMulator3D工藝流程??梢曅猿练e的步驟通過在頂端夾止的方式產(chǎn)生空氣間隙,然后進行CMP步驟除去多余的氮化硅??諝忾g隙減少了柵極和源極/漏極之間的寄生電容??諝忾g隙的大小可以通過改變刻蝕反應(yīng)物的刻蝕深度、晶圓傾角和等離子體入射角度分布來控制。

使用SEMulator3D的虛擬測量功能測量以下指標:

1 柵極金屬和源極/漏極之間的寄生電容

2 空氣間隙的體積

3 空氣間隙z軸的最小值,代表空氣間隙的垂直尺寸

在氮化硅刻蝕步驟中,刻蝕深度、刻蝕反應(yīng)物等離子體入射角度分布(在文獻中稱為等離子體入射角度分布)和晶圓傾角(假定晶圓旋轉(zhuǎn))在實驗設(shè)計期間是變化的。圖2a-f 顯示了在不同的晶圓傾角和等離子體入射角度分布值下,電容和空氣間隙的體積如何跟隨刻蝕深度發(fā)生變化。隨著刻蝕深度的增加,產(chǎn)生的空氣間隙也變大(圖2d)。因為空氣的介電常數(shù)比氮化物要低很多,所以這降低了有效的介電常數(shù)。相應(yīng)地,柵極和源極/漏極之間的寄生電容就減小了。傾斜角減小會將刻蝕反應(yīng)物從側(cè)壁移開,并將其推向所產(chǎn)生的空氣間隙底部(圖3b-c)。這解釋了為什么在給定的深度和等離子體入射角度分布值下,晶圓傾角越小,空氣間隙越大,電容越?。▓D2a&d)。另一個重要的結(jié)果是,等離子體入射角度分布的增加會導(dǎo)致晶圓傾角影響減弱。當?shù)入x子體入射角度分布設(shè)置為5度(對應(yīng)較寬/等向性的角分散)的時候,晶圓傾角對電容和空氣間隙體積完全沒有影響(圖2c&f)。這與等離子體入射角度分布增加對刻蝕的影響是一致的。等離子體入射角度分布增加會使刻蝕反應(yīng)物更等向性地轟擊基板(圖3a)。這意味著相比等離子體入射角度分布值低的時候,晶圓傾角不再影響刻蝕行為。

1679906423955363.png

1679906419565444.png

1679906415925270.png

圖2:隨著刻蝕深度增加,空氣間隙體積增大,寄生電容減少(圖2a&d)。隨著晶圓傾角降低,這種下降更為急劇。但晶圓傾角的影響隨著等離子體入射角度分布的增加而減小,當?shù)入x子體入射角度分布為5度時,晶圓傾角對電容和空氣間隙體積沒有影響(圖2c&f)。

1679906403936622.jpg

圖3:(a) 角分散 (sigma) 對刻蝕反應(yīng)物方向性的影響;(b) 45度晶圓傾角的影響(晶圓被固定);(c) 80度晶圓傾角的影響(晶圓旋轉(zhuǎn))

圖片來源:SEMulator3D產(chǎn)品文檔

運行大型的實驗設(shè)計需要消耗很多時間和算力資源。但這在工藝優(yōu)化中很有必要——實驗設(shè)計參數(shù)空間上的任何減少都有助于減少所需的時間和資源。能夠基于自變量預(yù)測結(jié)果的機器學(xué)習模型非常有用,因為它能減少為所有自變量組合進行實驗設(shè)計的需求。為了這一目標,將從實驗設(shè)計中收集到的數(shù)據(jù)分成訓(xùn)練集 (70%) 和測試集 (30%),然后將其輸入人工神經(jīng)網(wǎng)絡(luò) (ANN)。該模型有兩個隱藏層(圖4a),用網(wǎng)格搜索法進行超參數(shù)調(diào)優(yōu)。該模型在測試數(shù)據(jù)上運行,發(fā)現(xiàn)其平均準確度為99.8%。四分之三測試集的絕對百分比誤差 (APE) 為0.278%及以下(圖4c)。圖4e顯示了預(yù)測和實際寄生電容的測試行樣本。這種機器學(xué)習的應(yīng)用使我們能夠降低實驗設(shè)計的規(guī)模,減少所需時間。我們可以大幅減小參數(shù)空間,與此同時并沒有明顯降低結(jié)果的準確性。在我們的案例中,實驗設(shè)計的規(guī)模從~5000減少到~2000個參數(shù)組合。SEMulator3D的自定義python步驟將這種類型的機器學(xué)習代碼整合到工藝模擬中,其結(jié)果可以導(dǎo)入半導(dǎo)體工藝模型的下一個步驟。

1679906377954685.jpg

圖4:根據(jù)刻蝕深度、晶圓傾角和等離子體入射角度分布來預(yù)測寄生電容的人工神經(jīng)網(wǎng)絡(luò) (ANN) 模型。測試數(shù)據(jù)的預(yù)測準確度為99.8%。衡量預(yù)測電容和實際電容之間差異的指標是絕對百分比誤差 (APE)。75%測試案例的APE值為0.28%或更低。準確的機器學(xué)習模型可以幫助探索更小的參數(shù)空間,從而減少所需的時間和算力資源。

結(jié)論:

使用CoventorSEMulator3D?在FinFET器件的柵極和源極/漏極之間引入虛擬空氣間隙,我們研究了空氣間隙對寄生電容的影響,并通過改變刻蝕工藝參數(shù),研究了對空氣間隙體積和寄生電容的影響。隨后,結(jié)果被輸入到人工神經(jīng)網(wǎng)絡(luò)中,以創(chuàng)建一個可以預(yù)測寄生電容的機器學(xué)習模型,從而減少為每個刻蝕參數(shù)值組合進行實驗設(shè)計的需求。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 寄生電容
    +關(guān)注

    關(guān)注

    1

    文章

    288

    瀏覽量

    19101
  • 機器學(xué)習
    +關(guān)注

    關(guān)注

    66

    文章

    8306

    瀏覽量

    131841
  • 泛林集團
    +關(guān)注

    關(guān)注

    0

    文章

    58

    瀏覽量

    11780
收藏 人收藏

    評論

    相關(guān)推薦

    PCB布線設(shè)計時寄生電容的計算方法

    PCB布線設(shè)計時寄生電容的計算方法 在PCB上布兩條靠近的走線,很容易產(chǎn)生寄生電容。由于這種寄生電容的存在,
    發(fā)表于 09-30 15:13 ?2.7w次閱讀
    PCB布線設(shè)計時<b class='flag-5'>寄生電容</b>的計算方法

    PCB寄生電容的影響 PCB寄生電容計算 PCB寄生電容怎么消除

    寄生電容有一個通用的定義:寄生電容是存在于由絕緣體隔開的兩個導(dǎo)電結(jié)構(gòu)之間的虛擬電容(通常不需要的),是PCB布局的一種效應(yīng),其中傳播的信號表現(xiàn)得好像就是
    的頭像 發(fā)表于 01-18 15:36 ?2225次閱讀
    PCB<b class='flag-5'>寄生電容</b>的影響 PCB<b class='flag-5'>寄生電容</b>計算 PCB<b class='flag-5'>寄生電容</b>怎么消除

    一種減少VDMOS寄生電容的新結(jié)構(gòu)

    一種減少VDMOS寄生電容的新結(jié)構(gòu)     0 引 言    VDMOS與雙極晶體管相比,它的開關(guān)速度快,開關(guān)損耗小,輸入電阻高,驅(qū)動
    發(fā)表于 01-11 10:24 ?1507次閱讀

    寄生電容,寄生電容是什么意思

    寄生電容,寄生電容是什么意思 寄生的含義  寄身的含義就是本來沒有在那個地方設(shè)計電容,但由于布線構(gòu)之間總是有互容,互
    發(fā)表于 03-23 09:33 ?2756次閱讀

    寄生電容產(chǎn)生的原因_寄生電容產(chǎn)生的危害

    本文首先介紹了寄生電容的概念,其次介紹了寄生電容產(chǎn)生的原因,最后介紹了寄生電容產(chǎn)生的危害。
    發(fā)表于 04-30 15:39 ?3w次閱讀

    什么是寄生電容_寄生電容的危害

    寄生的含義就是本來沒有在那個地方設(shè)計電容,但由于布線之間總是有互容,互容就好像是寄生在布線之間的一樣,所以叫寄生電容,又稱雜散電容。
    的頭像 發(fā)表于 09-17 11:56 ?3.1w次閱讀

    什么是寄生電容,什么是寄生電感

    本來沒有在那個地方設(shè)計電容,但由于布線之間總是有互容,互容就好像是寄生在布線之間的一樣,所以叫寄生電容 寄生電容: 本質(zhì)上還是電容,滿足i=
    的頭像 發(fā)表于 07-27 14:23 ?1.7w次閱讀
    什么是<b class='flag-5'>寄生電容</b>,什么是<b class='flag-5'>寄生</b>電感

    MOSFET的寄生電容及其溫度特性

    篇的Si晶體管的分類與特征、基本特性之后,本篇就作為功率開關(guān)被廣為應(yīng)用的Si-MOSFET的特性作補充說明。MOSFET的寄生電容:MOSFET在結(jié)構(gòu)上存在下圖所示的寄生電容。
    發(fā)表于 02-09 10:19 ?3033次閱讀
    MOSFET的<b class='flag-5'>寄生電容</b>及其溫度特性

    引入空氣間隙減少工序寄生電容

    可以減少器件的開關(guān)延遲。減少寄生電容的方法之一是設(shè)法降低柵極和源極/漏極之間材料層的有效介電常數(shù),這可以通過在該位置的介電材料中引入空氣
    的頭像 發(fā)表于 03-28 17:19 ?732次閱讀
    <b class='flag-5'>引入</b><b class='flag-5'>空氣</b><b class='flag-5'>間隙</b><b class='flag-5'>以</b><b class='flag-5'>減少</b><b class='flag-5'>前</b><b class='flag-5'>道</b><b class='flag-5'>工序</b><b class='flag-5'>中</b>的<b class='flag-5'>寄生電容</b>

    引入空氣間隙減少工序寄生電容

    和晶體管的源極/漏極接觸之間的寄生電容可以減少器件的開關(guān)延遲。減少寄生電容的方法之一是設(shè)法降低柵極和源極/漏極之間材料層的有效介電常數(shù),這可以通過在該位置的介電材料中
    的頭像 發(fā)表于 06-02 17:31 ?452次閱讀
    <b class='flag-5'>引入</b><b class='flag-5'>空氣</b><b class='flag-5'>間隙</b><b class='flag-5'>以</b><b class='flag-5'>減少</b><b class='flag-5'>前</b><b class='flag-5'>道</b><b class='flag-5'>工序</b><b class='flag-5'>中</b>的<b class='flag-5'>寄生電容</b>

    技術(shù)資訊 | 在高速設(shè)計如何消除寄生電容?

    巨大的麻煩或?qū)е聡乐氐慕】祮栴}。當然,作為一個PCB設(shè)計人員,您可能知道另一種寄生蟲—寄生電容。雖然您不必擔心電路的生物寄生,但了解如何消除寄生電
    的頭像 發(fā)表于 05-31 11:09 ?3314次閱讀
    技術(shù)資訊 | 在高速設(shè)計<b class='flag-5'>中</b>如何消除<b class='flag-5'>寄生電容</b>?

    pcb連線寄生電容一般多少

    電容可能會對電路的性能和穩(wěn)定性產(chǎn)生影響。因此,在 PCB 布線設(shè)計,充分了解寄生電容的產(chǎn)生原因和處理方法是非常必要的。 什么是 PCB 連線寄生電容 維基百科上對于 PCB 連線
    的頭像 發(fā)表于 08-27 16:19 ?2325次閱讀

    寄生電容對MOS管快速關(guān)斷的影響

    許多優(yōu)點,但由于它們的關(guān)斷速度受到所謂的寄生電容影響,使其對快速切換應(yīng)用有限制。因此,理解寄生電容對MOS管快速關(guān)斷的影響至關(guān)重要。在本文中,我們將探討MOS管寄生電容的作用以及如何減輕其對快速關(guān)斷的影響。 MOS管的
    的頭像 發(fā)表于 09-17 10:46 ?2542次閱讀

    詳解MOS管的寄生電感和寄生電容

    寄生電容寄生電感是指在電路存在的非意圖的電容和電感元件。 它們通常是由于電路布局、線路長度、器件之間的物理距離等因素引起的。
    的頭像 發(fā)表于 02-21 09:45 ?2051次閱讀
    詳解MOS管的<b class='flag-5'>寄生</b>電感和<b class='flag-5'>寄生電容</b>

    普通探頭和差分探頭寄生電容對測試波形的影響

    顯著的影響。本文將探討普通探頭和差分探頭的寄生電容及其對測試波形的影響。 1. 探頭寄生電容概述 寄生電容是指在探頭設(shè)計無意間形成的電容
    的頭像 發(fā)表于 09-06 11:04 ?105次閱讀