電子發(fā)燒友網(wǎng)報(bào)道(文/周凱揚(yáng))自***使得半導(dǎo)體制造工藝飛速進(jìn)步以來,IC設(shè)計(jì)的復(fù)雜程度就在不斷提升,與此同時也對EDA工作流提出了更高的要求。然而正如其他用途的商用軟件一樣,開源工具也開始在芯片設(shè)計(jì)與制造領(lǐng)域冒頭,甚至實(shí)現(xiàn)了不少突破與創(chuàng)新。但開源EDA工具的出現(xiàn),也讓不少設(shè)計(jì)者心存疑慮,這類軟件究竟是否可以用于商用芯片的開發(fā),還是說只能用于驗(yàn)證或?qū)W術(shù)研究等等?
開源EDA設(shè)計(jì)現(xiàn)狀
隨著RISC-V這一開源架構(gòu)的推出,市面上已經(jīng)涌現(xiàn)出越來越多的開源開發(fā)工具,供設(shè)計(jì)者嘗試,甚至推出了開源PDK和持續(xù)的MPW計(jì)劃,讓這些開源設(shè)計(jì)得以免費(fèi)成功流片。比如國內(nèi)的RIOS實(shí)驗(yàn)室就基于開源EDA,打造了GreenRio這一開源RISC-V處理器。GreenRio 1.0參與了Efabless OpenMPW-7項(xiàng)目,在SkyWater的130nm工藝下,實(shí)現(xiàn)了7級流水線、雙發(fā)射亂序處理器的設(shè)計(jì)。
而GreenRio 2.0在1.0版本上做了改進(jìn),支持RV64ICMA ISA和Zicsr、Zifencei等擴(kuò)展,同時結(jié)合最新版的OpenLane,單個CPU流水線的門數(shù)略大于230K,在15.87mm2的面積下實(shí)現(xiàn)了25MHz的主頻,展示了即便是利用開源EDA,依然可以實(shí)現(xiàn)高性能處理器的設(shè)計(jì)。
在這樣的大趨勢下,就連云服務(wù)廠商也開始加入進(jìn)來。比如亞馬遜AWS的合作伙伴之一,提供優(yōu)化服務(wù)nCloud,就與Efabless達(dá)成了合作,對其集成電路設(shè)計(jì)平臺Open Galaxy EDA進(jìn)行現(xiàn)代化改造,提高效率、擴(kuò)展性和安全性并優(yōu)化成本。比如可將OpenLane RTL到GDSII的工作流打造成Docker容器,從而直接部署在云端運(yùn)行,減少了Linux配置的麻煩。
從開源到商用
看似開源EDA已經(jīng)可以走通芯片設(shè)計(jì)全流程了,最后就是關(guān)鍵的商用了。開源EDA在商用芯片的設(shè)計(jì)上仍有不少阻礙,就拿PDK為例。固然開源PDK的存在可以幫助實(shí)現(xiàn)真正的流片,但這些開源PDK對應(yīng)到實(shí)際的晶圓廠時,所用到的工藝往往并不提供較大規(guī)模的量產(chǎn)產(chǎn)能。
比如OpenRoad除了支持格芯GF180和Skywater130這兩大開源PDK外,也提供了部分先進(jìn)工藝節(jié)點(diǎn)專有PDK的支持,諸如TSMC65、GF12、Intel22和Intel16等等,最終可以用于正式量產(chǎn)的,可能也只有這些專有PDK。
其次,Greenrio項(xiàng)目團(tuán)隊(duì)也指出,開源PDK缺乏用于時序優(yōu)化的工藝偏差和關(guān)鍵參數(shù),也存在一定的bug。且相對那些專有EDA來說,開源EDA還不夠完善,需要進(jìn)一步的優(yōu)化,比如無法實(shí)現(xiàn)更高的PPA,更高的核心利用和單元密度等。但開源EDA也不是一無是處,除了開源特性以外,開源EDA在邏輯綜合的時間上更具優(yōu)勢。
寫在最后
從以上案例可以看出,依靠開源EDA完成商用芯片的設(shè)計(jì),已經(jīng)不再是癡人說夢,甚至可以用于更高的制造工藝。但要說真正打通開源制造流程的話,仍有一定的差距。畢竟大部分晶圓廠的首要目標(biāo)依然放在大規(guī)模量產(chǎn)和商用上,只有少數(shù)廠商會拿出成熟工藝來做開源項(xiàng)目,但往往也不是用來走量的。不過我們無法否認(rèn)開源設(shè)計(jì)工具的潛力,尤其是在開源社區(qū)的推動下,開源設(shè)計(jì)工具會先一步走向成熟,甚至更快用上一些AI技術(shù),去突破硬件創(chuàng)新的極限。
-
eda
+關(guān)注
關(guān)注
71文章
2654瀏覽量
172163
發(fā)布評論請先 登錄
相關(guān)推薦
評論