半導(dǎo)體，微電子，集成電路都是什么關(guān)系？

半導(dǎo)體，微電子，集成電路都是什么關(guān)系？

說到本文內(nèi)容，可能需要先嘮嘮半導(dǎo)體、微電子和集成電路之間的關(guān)系。

半導(dǎo)體產(chǎn)業(yè)往往指以半導(dǎo)體材料為基礎(chǔ)的整個(gè)產(chǎn)業(yè)鏈生態(tài)，這里可以包括半導(dǎo)體材料的生產(chǎn)（屬于化學(xué)產(chǎn)業(yè)），利用半導(dǎo)體材料生產(chǎn)加工的產(chǎn)業(yè)，幫助半導(dǎo)體材料生產(chǎn)加工的工具設(shè)計(jì)及生產(chǎn)產(chǎn)業(yè)......是一個(gè)非常廣泛的產(chǎn)業(yè)鏈體系。

微電子從字面理解來看，就是小型電子產(chǎn)品的設(shè)計(jì)、生產(chǎn)、制造產(chǎn)業(yè)，小到多少呢？一般說來我們認(rèn)為產(chǎn)品的金屬線條最寬不要超過10um吧（參考最早的晶體管尺寸看）。

集成電路設(shè)計(jì)產(chǎn)業(yè)，重點(diǎn)是“設(shè)計(jì)”，是隸屬于半導(dǎo)體和微電子產(chǎn)業(yè)的一個(gè)分支。是利用設(shè)計(jì)工具，設(shè)計(jì)一個(gè)將不同微小電子器件集合在一個(gè)電路，以實(shí)現(xiàn)相應(yīng)功能的過程。微小電子器件，就參考微電子的尺寸吧。而因?yàn)楝F(xiàn)在大部分集成電路設(shè)計(jì)都是使用半導(dǎo)體材料為硬件載體來實(shí)現(xiàn)功能的，所以又隸屬于半導(dǎo)體產(chǎn)業(yè)。

多說一句，一個(gè)比較容易迷惑的概念就是芯片，我們一般將集成電路產(chǎn)品的成品形態(tài)叫做芯片，但還有一種生物芯片的概念，與電路沒有關(guān)系，是純生物學(xué)反應(yīng)的一塊chip上面可以檢測(cè)出巨大的生物信息，所以叫做芯片。不屬于電子學(xué)范疇，更不是半導(dǎo)體產(chǎn)業(yè)了。

晶圓怎么來的？

集成電路設(shè)計(jì)的產(chǎn)品，基于半導(dǎo)體材料實(shí)現(xiàn)硬件載體，這里要說的是襯底材料，也就是晶圓最原始的材料，一般說這些材料可以分為元素半導(dǎo)體和化合物半導(dǎo)體，其中元素半導(dǎo)體多見于Ge（鍺）、Si（硅）這些六價(jià)元素。而化合物半導(dǎo)體，是合成半導(dǎo)體材料，如GaAs（砷化鎵）、GaN（氮化鎵）、Ga2O3（氧化鎵）、SiC（碳化硅）等。根據(jù)不同材料的電氣特性，可以設(shè)計(jì)不同應(yīng)用的產(chǎn)品。

• Si元素地球上含量大，具有耐高壓、反向漏電流小、效率高、使用壽命長、可靠性好、熱傳導(dǎo)好，并能在200高溫下運(yùn)行等優(yōu)點(diǎn)，所以常被應(yīng)用在大規(guī)模集成電路（VLSI，Very Large Scale Integration Circuits）的基底材料。
• GaAs（砷化鎵），高頻、高溫、低溫性能好，噪聲小、抗輻射能力強(qiáng)，適用于制作轉(zhuǎn)移器件，適用于高頻場(chǎng)合，如移動(dòng)電話、衛(wèi)星通訊、微波點(diǎn)對(duì)點(diǎn)連線、雷達(dá)系統(tǒng)等。缺點(diǎn)在于有毒，且生產(chǎn)工藝要求較高，與Si相比，不易于規(guī)?；a(chǎn)（Si晶圓有12寸，但純GaAs晶圓主流只有6寸）。
• GaN（氮化鎵）作為砷化鎵的下一代產(chǎn)品，禁帶寬度大，可以有更好的線性度和耐壓性，并提供較大的電流驅(qū)動(dòng)能力，所以現(xiàn)在常被用于快充設(shè)備的充電驅(qū)動(dòng)芯片。

以Si晶圓為例，如果想拿到硅晶圓，則首先需要生產(chǎn)硅晶棒（單晶硅硅錠），具體的生產(chǎn)流程不做贅述，簡(jiǎn)單說來就是靠高溫融化固體硅材料，然后通過旋轉(zhuǎn)晶種，使得其他硅晶體按照整齊的格式重新吸附在晶種周圍，越長越大。最后實(shí)現(xiàn)硅晶棒，其直徑一般就是4寸、6寸（~100mm）、8寸（~200mm）、12寸（~300mm）等。

之后，需要將硅錠切成厚度均勻的薄片，這就是最原始的單晶硅晶圓。

原始的單晶硅晶圓是無法用于生產(chǎn)的，同時(shí)由于Si元素?zé)o法單獨(dú)穩(wěn)定存在于現(xiàn)實(shí)環(huán)境中，其表面會(huì)形成一層二氧化硅（SiO2），如下面藍(lán)色部分。

所以在做生產(chǎn)之前，需要先對(duì)單晶硅晶圓進(jìn)行研磨（把SiO2層去除）、拋光（確保表面光滑，晶格結(jié)構(gòu)整齊）、外延摻雜（外延摻雜三價(jià)元素，如硼、鎵等，使得晶圓為p型襯底晶圓）（外延摻雜五價(jià)元素，如磷、銻、砷等，使得晶圓為n型襯底晶圓）。如下所示黃色部分：

而外延摻雜后的晶圓內(nèi)部晶格也會(huì)發(fā)生一些變化，下圖中(a)是沒有摻雜的單晶硅，(b)是摻雜了砷元素的n型襯底晶圓，(c)是摻雜了硼元素的p型襯底晶圓。一般來說我們主要使用p型襯底晶圓進(jìn)行生產(chǎn)。

摻雜的工藝很多，比如說電鍍工藝、濺射工藝、蒸發(fā)工藝、化學(xué)沉淀工藝（CVD）等，襯底外延摻雜一般用的就是CVD工藝了。

當(dāng)然如果外延摻雜其他元素，如GaAs，之后的晶圓也可以用于GaAs襯底進(jìn)一步生產(chǎn)使用。

MASK（掩膜板）是什么？

在晶圓上生產(chǎn)芯片的前提，是先做好掩膜板。掩膜板是一種在玻璃（石英板）上利用鉻金屬實(shí)現(xiàn)不同圖案的板子。石英板是透光的，而鉻金屬是阻光的，所以根據(jù)鉻的形狀，光透過板子，就會(huì)在板子另一面顯影出圖形的樣子。（這和照相底片的原理是類似的）

實(shí)際在生產(chǎn)的時(shí)候還會(huì)利用縮圖透鏡縮小尺寸，在晶圓上達(dá)到實(shí)際芯片的尺寸。

掩膜板是一個(gè)大約26mmx32mm的長方形板子，而制造一顆晶圓需要的圖形不止一層掩膜板，根據(jù)實(shí)際工藝的不同，每個(gè)芯片所需的掩膜板數(shù)量不同，而因?yàn)檠谀ぐ逯圃旃に噷儆诟叨斯に嚕瑑r(jià)格不菲，因此越是功能復(fù)雜，可靠性要求高，功耗和性能同時(shí)有要求，那么掩膜板層數(shù)也會(huì)比較多，NRE成本（28nm工藝一層mask大約為7萬美元）和生產(chǎn)成本也相應(yīng)提高了。

需要注意的是，一般說來芯片不是非常大，一塊掩膜板上可以同時(shí)做多個(gè)芯片的圖形。生產(chǎn)時(shí)，需要移動(dòng)掩膜板多次，才能在一張晶圓上完成該層圖形的光刻工作。

*** Photolithography （光刻）是什么？***

通過掩膜板在晶圓上實(shí)現(xiàn)光刻，是生產(chǎn)芯片過程中非常重要的動(dòng)作。每一次光刻都需要做以下步驟的工作：

1. 表面準(zhǔn)備：清洗和烘干表面（清洗硅片的目的是去除污染物去除顆粒、減少針孔和其它缺陷，提高光刻膠黏附性。烘干是為了除去晶圓表面潮氣，增加光刻膠和表面黏附性）
   
   
   完成以上工作后，晶圓表面干凈整齊，準(zhǔn)備涂光刻膠。以晶圓第一層光刻工作為例，由于表面氧化，此時(shí)SiO2層是晶圓表面層：
   
2. 涂覆光刻膠：在表面旋轉(zhuǎn)涂覆一層薄光刻膠膜（光刻膠液體滴在硅片中心，通過旋轉(zhuǎn)使得光刻膠均勻的鋪在晶圓之上）
   
   
   在這之后，晶圓上就均勻地覆蓋了一層光刻膠。以晶圓第一層光刻工作為例，在SiO2層之上，均勻地覆蓋了一層光刻膠。
   
3. 前烘：完成光刻膠的涂抹之后，需要進(jìn)行軟烘干操作，這一步驟也被稱為前烘。前烘能夠蒸發(fā)光刻膠中的溶劑溶劑、能使涂覆的光刻膠更薄。
4. 對(duì)準(zhǔn)：光刻對(duì)準(zhǔn)技術(shù)是曝光前一個(gè)重要步驟作為光刻的三大核心技術(shù)之一，一般要求對(duì)準(zhǔn)精度為最細(xì)線寬尺寸的 1/7---1/10。隨著光刻分辨力的提高 ，對(duì)準(zhǔn)精度要求也越來越高 ，例如針對(duì) 45am線寬尺寸 ，對(duì)準(zhǔn)精度要求在5am 左右。
5. 曝光：使用特定波長的光對(duì)覆蓋襯底的光刻膠進(jìn)行選擇性地照射。光刻膠中的感光劑會(huì)發(fā)生光化學(xué)反應(yīng)，從而使正光刻膠被照射區(qū)域（感光區(qū)域）、負(fù)光刻膠未被照射的區(qū)域（非感光區(qū)）化學(xué)成分發(fā)生變化。這些化學(xué)成分發(fā)生變化的區(qū)域，在下一步的能夠溶解于特定的顯影液中。
   
6. 顯影：去除未聚合的光刻膠。通過在曝光過程結(jié)束后加入顯影液，正光刻膠的感光區(qū)、負(fù)光刻膠的非感光區(qū)，會(huì)溶解于顯影液中。這一步完成后，光刻膠層中的圖形就可以顯現(xiàn)出來。為了提高分辨率，幾乎每一種光刻膠都有專門的顯影液，以保證高質(zhì)量的顯影效果：（以晶圓第一層光刻工作為例）
   
7. 堅(jiān)膜：增加光刻膠溶劑揮發(fā)?？棠z顯影完成后，圖形就基本確定，不過還需要使光刻膠的性質(zhì)更為穩(wěn)定。硬烘干可以達(dá)到這個(gè)目的，這一步驟也被稱為堅(jiān)膜。
8. 顯影檢查：檢查表面的對(duì)準(zhǔn)和缺陷
9. 刻蝕：穿過光刻膠膜的開口，去除晶圓頂層薄膜。
   如下以晶圓第一層光刻工作為例，暴露出來的SiO2層，通過刻蝕的方式就被去除掉了。
   
10. 去除光刻膠（剝離）：從晶圓上去除光刻膠膜。如下以晶圓第一層光刻工作為例，去掉光刻膠膜后，SiO2層所展示的圖形，就與n-well的MASK圖形一致了。

11. 最終檢查：對(duì)刻蝕的不規(guī)則性和其他問題進(jìn)行表面檢查

光刻完成后，我們看到光刻膠無法覆蓋的區(qū)域，表面裸露在外面，在這個(gè)裸露的區(qū)域，有2種制造工藝。

向上生長，是利用外延、氧化、蒸發(fā)、濺射等方式，在裸露區(qū)域的上方逐步增加出一塊材料。

而向內(nèi)生長，則是在裸露的區(qū)域通過液體擴(kuò)散，或離子注入的方式在裸露區(qū)域內(nèi)部實(shí)現(xiàn)材料的晶體結(jié)構(gòu)改變。

以晶圓第一層光刻工作為例，此時(shí)通過離子注入的方式，在SiO2無法覆蓋的部分實(shí)現(xiàn)n-well，并移除SiO2，并重新做表面氧化即可進(jìn)入下一層MASK的光刻工作。

實(shí)現(xiàn)一個(gè)CMOS反相器

可以看到每一層光刻所需要的步驟是很復(fù)雜而且精密的，如果實(shí)現(xiàn)一個(gè)CMOS反相器電路，那么需要怎么做呢？

其實(shí)第一層n-well的mask圖形刻蝕以及離子注入剛才已經(jīng)說了，連貫起來就是：

接下來是gate poly的生長（這里不是向內(nèi)生長，而是向上生長），需要注意的是thin gate oxide層需要在干燥環(huán)境里做氧化（干氧化），速度慢，但是精度好把控。

接著是n+的注入（向內(nèi)生長），在這之前需要先在表面進(jìn)行SiO2氧化，這個(gè)可以采用濕氧化，在潮濕的環(huán)境中實(shí)現(xiàn)，精度不高，但速度快。

下面通過注入的方式，實(shí)現(xiàn)p+圖形。

最后實(shí)現(xiàn)metal 1的向上生長。

以上看來，如果希望簡(jiǎn)單實(shí)現(xiàn)一個(gè)CMOS反相器，則需要至少5層MASK（不包含電路連接）。如果2天做3層光刻，則這個(gè)電路需要大約4天時(shí)間。

不止CMOS

我們常常聽到的都是CMOS集成電路，C是互補(bǔ)的意思（Complementary）。其實(shí)CMOS不是全部。

因?yàn)?a href="http://ttokpm.com/article/ic/" target="_blank">電子管的發(fā)展延續(xù)，實(shí)際上我們最早理解的開關(guān)過程，是通過PN節(jié)開始的。而從電子管向晶體管發(fā)展，首先出現(xiàn)的是1947年，威廉·肖克利，（William Shockley）利用鍺元素，實(shí)現(xiàn)的第一個(gè)雙極性節(jié)晶體管（PN節(jié)），代表器件包括TTL和ECL等。

1959年貝爾實(shí)驗(yàn)室研制金屬半導(dǎo)體場(chǎng)效應(yīng)管（MOSFET），并于1960年發(fā)布。在20世紀(jì)70年代，電路比較簡(jiǎn)單，往往都只是純粹的PMOS器件電路，或NMOS器件電路。但隨著生產(chǎn)工藝的提高，利用PMOS和NMOS器件分別在正壓差和負(fù)壓差表現(xiàn)的互補(bǔ)性，20世紀(jì)80年代后，互補(bǔ)性金屬氧化物電路結(jié)構(gòu)開始盛行，也就是我們所說的CMOS電路。因此CMOS不是器件類型，而是電路結(jié)構(gòu)。

而從生產(chǎn)工藝來說，也有從P阱工藝，到N阱工藝，再到雙阱工藝，接著是三阱工藝，等等的發(fā)展，以至于我們可以一次又一次的減小器件尺寸，提高電路穩(wěn)定性，增加芯片性能的可能。

精度的累計(jì)

由于一般的芯片，MASK層數(shù)都會(huì)在十幾層以上，多的可以到40多層，生產(chǎn)周期不說，成本不計(jì)，如果生產(chǎn)時(shí)每一層的精度都有1%的誤差，則整個(gè)芯片生產(chǎn)出來后就完全不能工作了。

現(xiàn)在的工藝尺寸已經(jīng)達(dá)到5nm以下（金屬寬度預(yù)計(jì)3nm以下），國內(nèi)也基本能夠?qū)崿F(xiàn)22nm的量產(chǎn)了。再往下，幾乎就是對(duì)著一個(gè)原子大小進(jìn)行設(shè)計(jì)和生產(chǎn)了。試想如果發(fā)生地震（就算非常輕微的），或者人走過來，我們能不能保證這一個(gè)原子跟目標(biāo)原子的排布與我們的預(yù)期一致？

因此，集成電路生產(chǎn)制造工藝是一種非常精密的制造產(chǎn)業(yè)，牽扯到光學(xué)、化學(xué)、物理、機(jī)械、工程、電子、數(shù)學(xué)等大量基礎(chǔ)學(xué)科的高精尖產(chǎn)業(yè)人才培養(yǎng)和積累。作為國內(nèi)的集成電路設(shè)計(jì)半導(dǎo)體產(chǎn)業(yè)從業(yè)者，我們應(yīng)該知道路還很長，我們還有差距，但未來仍然是光明的，我們?nèi)匀恍枰η靶小?/p>