0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

突破信號完整性分析瓶頸:3步輕松駕馭PCB設(shè)計(jì) 三個(gè)步驟解決信號完整性分析的瓶頸問題

是德科技KEYSIGHT ? 來源:是德科技 ? 作者:是德科技 ? 2023-07-12 07:35 ? 次閱讀

信號完整性分析越來越重要

芯片電子產(chǎn)品一直都在向小型化、高度集成化以及高速化的方向發(fā)展,可產(chǎn)品的研發(fā)周期卻越來越緊迫。這對工程師們來說是一個(gè)巨大的考驗(yàn)。

無論是數(shù)據(jù)中心的產(chǎn)品、還是汽車和工業(yè)設(shè)備,甚至是我們?nèi)粘J褂玫?a href="http://www.ttokpm.com/soft/data/39-96/" target="_blank">消費(fèi)電子產(chǎn)品,它們的信號速率都在迅猛攀升!

看看下面這張圖,PCIe6.0的速率已經(jīng)達(dá)到了56Gbps,USB4達(dá)到了40Gbps,并行總線DDR5也達(dá)到了驚人的6.4Gbps,同時(shí),高速總線的調(diào)制模式也從以往的NRZ發(fā)展到了PAM4甚至更高階的調(diào)制技術(shù)。

還有一些新型總線的出現(xiàn),比如CCIX, GenZ,CXL等等。這些變化給工程師們帶來了前所未有的挑戰(zhàn),也使得信號完整性分析變得比以往更加重要。

3d705d74-2043-11ee-962d-dac502259ad0.svg

3d826208-2043-11ee-962d-dac502259ad0.png

3d705d74-2043-11ee-962d-dac502259ad0.svg

3da739ca-2043-11ee-962d-dac502259ad0.png

信號完整性是信號傳輸?shù)囊粋€(gè)綜合指標(biāo),它涵蓋了發(fā)送端、接收端以及傳輸路徑中的PCB連接器、線纜或其他無源器件對信號的影響。各種總線協(xié)議都對這些部分有相應(yīng)的定義,例如PCIe總線。

下圖展示了PCIe6.0規(guī)范中對各個(gè)部分插入損耗的定義。無論是進(jìn)行仿真還是測試,都需要確保滿足這一標(biāo)準(zhǔn)。

3db89418-2043-11ee-962d-dac502259ad0.png

PCIe6.0 InsertionLoss

3dc9f6fe-2043-11ee-962d-dac502259ad0.png

下面這張圖展示了在USB4和Thunderbolt3.0規(guī)范中定義的傳輸通道的回波損耗。同樣地,在OIF規(guī)范中,我們也可以找到插入損耗、回波損耗等等的明確定義。這些標(biāo)準(zhǔn)為我們的工程師在設(shè)計(jì)過程中提供了寶貴的參考依據(jù)。

3e0c7cae-2043-11ee-962d-dac502259ad0.png

Thunderbolt3.0 and USB4 Return Loss

3e187a04-2043-11ee-962d-dac502259ad0.png

CEI-28G-SR Channel Insertion Loss

3e3935aa-2043-11ee-962d-dac502259ad0.png

一般來說,當(dāng)我們分析信號完整性時(shí),我們會(huì)關(guān)注眼圖、時(shí)序、阻抗、插入損耗、回波損耗、串?dāng)_等等因素。但隨著信號速率的不斷提高和傳輸方式的多樣化,信號完整性分析的指標(biāo)也變得更加多樣化。在原來的基礎(chǔ)上我們還需要考慮ICN、ICR、COM、ILD、BER等等指標(biāo)。這無疑給信號完整性工程師增加了很大的工作量。

在高速數(shù)字電路設(shè)計(jì)中,硬件工程師通常會(huì)將設(shè)計(jì)交給信號完整性工程師進(jìn)行分析,他們通過詳盡復(fù)雜的分析來發(fā)現(xiàn)潛在問題和隱患。盡管現(xiàn)如今的信號完整性分析工具功能強(qiáng)大且高效,能夠節(jié)省大量時(shí)間,但整個(gè)信號完整性仿真過程仍然是相當(dāng)耗時(shí)的。

此外,信號完整性工程師在公司中的數(shù)量通常比硬件工程師少得多,這導(dǎo)致信號完整性分析成為整個(gè)設(shè)計(jì)流程的一個(gè)瓶頸。

3e63af1a-2043-11ee-962d-dac502259ad0.png

為了突破性能驗(yàn)證的瓶頸,是德科技在今年初推出了EP-Scan(Electrical Performance Scan)電氣性能掃描軟件,它為我們提供了一種快速檢測電氣性能的方法,讓硬件工程師們能夠及時(shí)發(fā)現(xiàn)初級的SI問題,避免后期可能出現(xiàn)的麻煩。有了它,硬件工程師只需簡單的操作,就能進(jìn)行快速掃描,查看信號的電氣特性,找出潛在的信號完整性問題。

當(dāng)然,對于更復(fù)雜的信號完整性分析,依然需要SI工程師們的專業(yè)知識和技能,通過深入的分析和仿真來解決。

接下來,讓我們一起來了解如何通過簡單的三個(gè)步驟解決信號完整性分析中的瓶頸問題。

第一步,加載設(shè)計(jì)和設(shè)置。

使用EP-Scan,我們可以輕松加載PCB Layout設(shè)計(jì)或?qū)隣DB++文件。然后,我們選擇特定的網(wǎng)絡(luò)進(jìn)行分析,更棒的是,我們還能為這個(gè)網(wǎng)絡(luò)設(shè)定測試計(jì)劃,并選擇相應(yīng)的電器規(guī)范(EP-Scan內(nèi)置了一些電器規(guī)范,如PCIE、USB、DDR等),然后根據(jù)相應(yīng)的電氣規(guī)范對阻抗、延時(shí)、插入損耗和回波損耗等指標(biāo)進(jìn)行分析。

第二步,進(jìn)行電氣性能掃描。

這個(gè)步驟非常簡單,只需輕輕按下一個(gè)按鈕,就能一鍵運(yùn)行所有的測試計(jì)劃。此外,每當(dāng)我們對設(shè)計(jì)進(jìn)行修改時(shí),我們可以再去自動(dòng)運(yùn)行EP-Scan里面事先設(shè)定好測試計(jì)劃,以便輕松檢查信號完整性問題。這樣,我們可以在修改后立即獲得反饋,確保設(shè)計(jì)的穩(wěn)定性和可靠性。

第三步,生成報(bào)告和存檔。

在完成信號完整性分析后,EP-Scan可以一鍵生成詳細(xì)的報(bào)告。這個(gè)功能極大地簡化了結(jié)果的展示和存檔過程,避免了繁瑣的復(fù)制粘貼工作。我們可以輕松地分享分析結(jié)果給團(tuán)隊(duì)成員或管理層,并記錄下設(shè)計(jì)的進(jìn)展和改進(jìn)。這樣,我們能夠保持透明的溝通和高效的工作流程。

3e9d0fda-2043-11ee-962d-dac502259ad0.jpg

通過這三個(gè)簡單的步驟,EP-Scan為硬件工程師提供了方便、高效的工具,簡化了分析流程,節(jié)約時(shí)間和精力。它突破了性能驗(yàn)證瓶頸,讓您專注于設(shè)計(jì)的優(yōu)化和改進(jìn),更快地將產(chǎn)品推向市場。

3ec035f0-2043-11ee-962d-dac502259ad0.png

EP-Scan生成的測試報(bào)告

3ef86e16-2043-11ee-962d-dac502259ad0.png

3f19adc4-2043-11ee-962d-dac502259ad0.jpg

點(diǎn)擊查看

關(guān)于是德科技

是德科技(NYSE:KEYS)啟迪并賦能創(chuàng)新者,助力他們將改變世界的技術(shù)帶入生活。作為一家標(biāo)準(zhǔn)普爾 500 指數(shù)公司,我們提供先進(jìn)的設(shè)計(jì)、仿真和測試解決方案,旨在幫助工程師在整個(gè)產(chǎn)品生命周期中更快地完成開發(fā)和部署,同時(shí)控制好風(fēng)險(xiǎn)。我們的客戶遍及全球通信、工業(yè)自動(dòng)化、航空航天與國防、汽車、半導(dǎo)體和通用電子等市場。我們與客戶攜手,加速創(chuàng)新,創(chuàng)造一個(gè)安全互聯(lián)的世界。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 工程師
    +關(guān)注

    關(guān)注

    59

    文章

    1561

    瀏覽量

    68309
  • PCB設(shè)計(jì)
    +關(guān)注

    關(guān)注

    394

    文章

    4648

    瀏覽量

    84542
  • 總線
    +關(guān)注

    關(guān)注

    10

    文章

    2817

    瀏覽量

    87704
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1381

    瀏覽量

    95169
  • PCIe
    +關(guān)注

    關(guān)注

    15

    文章

    1165

    瀏覽量

    81975
  • 是德科技
    +關(guān)注

    關(guān)注

    20

    文章

    833

    瀏覽量

    81456

原文標(biāo)題:突破信號完整性分析瓶頸:3步輕松駕馭PCB設(shè)計(jì)

文章出處:【微信號:是德科技KEYSIGHT,微信公眾號:是德科技KEYSIGHT】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    基于信號完整性分析的高速數(shù)字PCB的設(shè)計(jì)方法

    業(yè)界中的一個(gè)熱門課題?;?b class='flag-5'>信號完整性計(jì)算機(jī)分析的高速數(shù)字PCB板設(shè)計(jì)方法能有效地實(shí)現(xiàn)PCB設(shè)計(jì)
    發(fā)表于 06-14 09:14

    基于信號完整性分析的高速數(shù)字PCB板的設(shè)計(jì)開發(fā)

    業(yè)界中的一個(gè)熱門課題?;?b class='flag-5'>信號完整性計(jì)算機(jī)分析的高速數(shù)字PCB板設(shè)計(jì)方法能有效地實(shí)現(xiàn)PCB設(shè)計(jì)
    發(fā)表于 08-29 16:28

    基于信號完整性分析PCB設(shè)計(jì)流程步驟

     基于信號完整性分析PCB設(shè)計(jì)流程如圖所示?! ≈饕韵?b class='flag-5'>步驟:  圖 基于信號
    發(fā)表于 09-03 11:18

    信號完整性原理分析

    信號完整性原理分析 什么是“信號完整性”?在傳統(tǒng)的定義中“完整性(integrity)”指
    發(fā)表于 11-04 12:07 ?211次下載

    信號完整性與電源完整性仿真分析

    為了使設(shè)計(jì)人員對信號完整性與電源完整性個(gè)全面的了解,文中對信號完整性與電源
    發(fā)表于 11-30 11:12 ?0次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>與電源<b class='flag-5'>完整性</b>仿真<b class='flag-5'>分析</b>

    電地完整性信號完整性分析導(dǎo)論

    電地完整性、信號完整性分析導(dǎo)論,有需要的下來看看
    發(fā)表于 02-22 16:18 ?69次下載

    信號完整性與電源完整性的仿真分析與設(shè)計(jì)

    10129@52RD_信號完整性與電源完整性的仿真分析與設(shè)計(jì)
    發(fā)表于 12-14 21:27 ?0次下載

    基于信號完整性分析PCB設(shè)計(jì)解析

    基于信號完整性分析PCB設(shè)計(jì)流程如圖所示。 主要包含以下步驟: 圖基于信號
    發(fā)表于 12-04 10:46 ?0次下載
    基于<b class='flag-5'>信號</b><b class='flag-5'>完整性</b><b class='flag-5'>分析</b>的<b class='flag-5'>PCB設(shè)計(jì)</b>解析

    PCB信號完整性有哪幾步_如何確保PCB設(shè)計(jì)信號完整性

    本文首先介紹了PCB信號完整性的問題,其次闡述了PCB信號完整性
    發(fā)表于 05-23 15:08 ?1.1w次閱讀

    基于信號完整性的高速PCB設(shè)計(jì)流程解析

    (1)因?yàn)檎麄€(gè)設(shè)計(jì)流程是基于信號完整性分析的,所以在進(jìn)行PCB設(shè)計(jì)之前,必須建立或獲取高速數(shù)字信號傳輸系統(tǒng)各個(gè)環(huán)節(jié)的
    發(fā)表于 10-11 14:52 ?2121次閱讀
    基于<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的高速<b class='flag-5'>PCB設(shè)計(jì)</b>流程解析

    高速電路信號完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)1

    高速電路信號完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)1
    發(fā)表于 02-10 17:31 ?0次下載

    高速電路信號完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)2

    高速電路信號完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)2
    發(fā)表于 02-10 17:34 ?0次下載

    如何確保PCB設(shè)計(jì)信號完整性的方法

    本文首先介紹了PCB信號完整性的問題,其次闡述了PCB信號完整性
    發(fā)表于 12-22 11:53 ?970次閱讀

    信號完整性分析科普

    何為信號完整性分析信號完整性包含:波形完整性(Waveformintegrity)時(shí)序
    的頭像 發(fā)表于 08-17 09:29 ?5193次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b><b class='flag-5'>分析</b>科普

    高速PCB信號完整性設(shè)計(jì)與分析

    高速PCB信號完整性設(shè)計(jì)與分析
    發(fā)表于 09-21 11:51 ?0次下載