0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FMC子卡設(shè)計(jì)資料原理圖:FMC451-基于JESD204B的4路1GspsAD 4路1.25Gsps DA FMC子卡

何艷艷 ? 來(lái)源:hexiaoyan2020 ? 作者:hexiaoyan2020 ? 2023-07-14 11:01 ? 次閱讀

一、板卡概述

板卡為標(biāo)準(zhǔn)FMC接口子卡,ADC采用兩片TIADS54J60,4通道1Gsps,16bit,DAC采用2片TI的DAC39J84,4通道16bit1.25Gsps時(shí)鐘采用HMC7044,支持板上時(shí)鐘和外接時(shí)鐘;共10個(gè)SSMB接口,1個(gè)FMC/HPC接口。

wKgaomSwucaAA9AnAAAk5kWV4Yc992.png

二、性能指標(biāo)

板卡功能 參數(shù) 內(nèi)容
ADC 芯片型號(hào) ADS54J60
路數(shù) 4路ADC,
采樣率 1Gsps
數(shù)據(jù)位 16bit
數(shù)字接口 JESD204B
模擬接口 交流耦合
模擬輸入 ±1V
輸入阻抗 50Ω
模擬指標(biāo)
DAC 芯片型號(hào) DAC39J84
路數(shù) 4路DAC,
轉(zhuǎn)換率 1.25Gsps
數(shù)據(jù)位 16bit
數(shù)字接口 JESD204B
模擬接口 交流耦合
模擬輸出 ±1V
輸出阻抗 50Ω
模擬指標(biāo) 信噪比SNR:69.327dBFS
時(shí)鐘 PLL芯片 HMC7044
板載晶振 10MHz溫補(bǔ)晶振VCXO
外輸入時(shí)鐘 默認(rèn)10MHz,3.3VLVTTL電平
外觸發(fā) 路數(shù) 1路輸入
電平 3.3VLVTTL電平
連接器類型 FMC-LPC ASP_134604_01
前面板 10路SSMB
板卡標(biāo)準(zhǔn) FMCANSI/VITA57.1-2008
板卡尺寸 69X76.5mm
板卡重量 (含散熱片)
板卡供電 +12V@1A
板卡功耗 8W
工作溫度 Industrial-20℃到+70℃
支持母板 Xilinxboard V6、V7、KU、VU、ZYNQ、ZU開(kāi)發(fā)板
Orihardboard 136、270、367、288、330、274、3、9

wKgaomSwufiAXHw2AAA6KY8w7kM423.png

四、板卡應(yīng)用

板卡配置FPGA母板用于模擬信號(hào)、無(wú)線電、光電、雷達(dá)的采集輸出場(chǎng)景。

三、軟件內(nèi)容

提供ISE或者Vivado版本的FMC接口AD輸入或者DA輸出,時(shí)鐘配置、外觸發(fā)接入的參考測(cè)試程序,支持的FPGA型號(hào)或者板卡見(jiàn)說(shuō)明書(shū)表格。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1625

    文章

    21624

    瀏覽量

    601245
  • adc
    adc
    +關(guān)注

    關(guān)注

    98

    文章

    6395

    瀏覽量

    543788
  • FMC
    FMC
    +關(guān)注

    關(guān)注

    0

    文章

    89

    瀏覽量

    19647
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    FMC 設(shè)計(jì)原理圖:154-基于FMCSFP+萬(wàn)兆光纖

    圖像處理 , 高速圖像處理 , FMC , 萬(wàn)兆光纖
    的頭像 發(fā)表于 10-23 09:55 ?173次閱讀
    <b class='flag-5'>FMC</b> <b class='flag-5'>子</b><b class='flag-5'>卡</b>設(shè)計(jì)<b class='flag-5'>原理圖</b>:154-基于<b class='flag-5'>FMC</b> 八<b class='flag-5'>路</b>SFP+萬(wàn)兆光纖<b class='flag-5'>子</b><b class='flag-5'>卡</b>

    FMC原理圖設(shè)計(jì):四通道1.25G/14bit數(shù)據(jù)采集

    、AD9680-500、AD9680-820、AD9680-1000、AD9680-1250采集芯片,輸入為交流耦合方式。FMC還支持外參考/外時(shí)鐘、外觸發(fā)接口,具有板載溫度監(jiān)控等功能。 設(shè)計(jì)原理框圖如下:
    發(fā)表于 10-17 16:43

    9129板卡設(shè)計(jì)原理圖:303-兩5.6Gsps 14bit DA FMC

    DA FMC , FMC , 工業(yè)定制化儀器
    的頭像 發(fā)表于 10-12 17:19 ?199次閱讀
    9129板卡設(shè)計(jì)<b class='flag-5'>原理圖</b>:303-兩<b class='flag-5'>路</b>5.6<b class='flag-5'>Gsps</b> 14bit <b class='flag-5'>DA</b> <b class='flag-5'>FMC</b><b class='flag-5'>子</b><b class='flag-5'>卡</b>

    ADC16DX370 JESD204B串行鏈的均衡優(yōu)化

    電子發(fā)燒友網(wǎng)站提供《ADC16DX370 JESD204B串行鏈的均衡優(yōu)化.pdf》資料免費(fèi)下載
    發(fā)表于 10-09 08:31 ?1次下載
    ADC16DX370 <b class='flag-5'>JESD204B</b>串行鏈<b class='flag-5'>路</b>的均衡優(yōu)化

    FMC原理圖設(shè)計(jì): 4 16bit 250M ADC+4 16bit 2.8G DAC

    UD FMC-706可用于多通道的采集回放,ADC支持國(guó)產(chǎn)CL3669或進(jìn)口ADS42LB69采集芯片,DAC支持國(guó)產(chǎn)GM9154或進(jìn)口AD9144、AD9154芯片,輸入和輸出均為交流耦合方式。FMC
    發(fā)表于 09-28 17:24

    JESD204B升級(jí)到JESD204C時(shí)的系統(tǒng)設(shè)計(jì)注意事項(xiàng)

    電子發(fā)燒友網(wǎng)站提供《從JESD204B升級(jí)到JESD204C時(shí)的系統(tǒng)設(shè)計(jì)注意事項(xiàng).pdf》資料免費(fèi)下載
    發(fā)表于 09-21 10:19 ?0次下載
    從<b class='flag-5'>JESD204B</b>升級(jí)到<b class='flag-5'>JESD204</b>C時(shí)的系統(tǒng)設(shè)計(jì)注意事項(xiàng)

    FMC設(shè)計(jì)原理圖FMC150-兩250Msps AD、兩600Msps DA FMC

    250Msps AD、兩600Msps DA FMC
    的頭像 發(fā)表于 05-29 10:54 ?677次閱讀
    <b class='flag-5'>FMC</b><b class='flag-5'>子</b><b class='flag-5'>卡</b>設(shè)計(jì)<b class='flag-5'>原理圖</b>: <b class='flag-5'>FMC</b>150-兩<b class='flag-5'>路</b>250Msps AD、兩<b class='flag-5'>路</b>600Msps <b class='flag-5'>DA</b> <b class='flag-5'>FMC</b><b class='flag-5'>子</b><b class='flag-5'>卡</b>

    FMC擴(kuò)展 6 422,8 組LVDS,8 GPIO

    概述 QT7414?支持多路LVCMOS 和LVDS 信號(hào)互轉(zhuǎn)的FMC擴(kuò)展板。 它能支持6 422 信號(hào)的輸入/ 輸出,8 組LVDS 信號(hào)的輸入/ 輸出和8 GPIO 信號(hào)的輸
    的頭像 發(fā)表于 02-26 15:04 ?415次閱讀
    <b class='flag-5'>FMC</b>擴(kuò)展<b class='flag-5'>子</b><b class='flag-5'>卡</b> 6 <b class='flag-5'>路</b>422,8 組LVDS,8 <b class='flag-5'>路</b>GPIO

    JESD204B的常見(jiàn)疑問(wèn)解答

    問(wèn):什么是8b/10b編碼,為什么JESD204B接口需使用這種編碼? 答:無(wú)法確保差分通道上的直流平衡信號(hào)不受隨機(jī)非編碼串行數(shù)據(jù)干擾,因?yàn)楹苡锌赡軙?huì)傳輸大量相反的1或0數(shù)據(jù)。通過(guò)串
    發(fā)表于 01-03 06:35

    ad9680 JESD204B接口rx_sync信號(hào)同步和失鎖周期性出現(xiàn)怎么解決?

    使用AD9680時(shí)遇到一個(gè)問(wèn)題,AD9680采樣率為1Gsps,JESD204B IP核的GTX參考時(shí)鐘為250MHz,參數(shù)L=4,F(xiàn)=2,K=32,線速率為10Gbps,使用的為SYSREF
    發(fā)表于 12-12 08:03

    使用JESD204B連接AD9164時(shí),CGS過(guò)程無(wú)法完成是什么原因?qū)е拢?/a>

    我使用的是KC705板卡,調(diào)用了里面JESD204B的IP核,使用模式為interpolation值為4,4條鏈,DAC頻率為2.5GHZ,通道速度為6.25GHZ,出現(xiàn)的問(wèn)題是: 幀同步過(guò)程
    發(fā)表于 12-12 07:28

    AD9523-1沒(méi)有信號(hào)輸出,SPI三線四線讀寫(xiě)不成功的原因?

    你好,因?yàn)轫?xiàng)目需要,要做一塊數(shù)據(jù)采集和發(fā)生板,接口支持JESD204B,時(shí)鐘我選用了AD9523-1,電路我參考FMC-DAQ2開(kāi)發(fā)板,舍棄了PLL1,直接在OSC_IN接入125M時(shí)
    發(fā)表于 12-06 07:48

    AD9136的JESD204B無(wú)法建立是怎么回事?

    使用內(nèi)部PLL,輸入?yún)⒖碱l率為100MHz。在采樣率時(shí)鐘設(shè)置為1GHz時(shí),DAC的JESD204B能建立,但是當(dāng)頻率改為1.5GHz時(shí),SYNC一直為低。其他相關(guān)寄存器都已經(jīng)修改,serdes
    發(fā)表于 12-05 08:17

    JESD204B傳輸?shù)挠绊懸蛩?/a>

    作者:Ian Beavers,ADI公司應(yīng)用工程師 JESD204B串行數(shù)據(jù)鏈接口針對(duì)支持更高速轉(zhuǎn)換器不斷增長(zhǎng)的帶寬需求而開(kāi)發(fā)。作為第三代標(biāo)準(zhǔn),它提供更高的通道速率最大值(每通道高達(dá)12.5
    發(fā)表于 11-28 14:24 ?0次下載
    <b class='flag-5'>JESD204B</b>鏈<b class='flag-5'>路</b>傳輸?shù)挠绊懸蛩? />    </a>
</div>                            <div   id=

    JESD204B規(guī)范的傳輸層介紹

    電子發(fā)燒友網(wǎng)站提供《JESD204B規(guī)范的傳輸層介紹.pdf》資料免費(fèi)下載
    發(fā)表于 11-28 10:43 ?0次下載
    <b class='flag-5'>JESD204B</b>規(guī)范的傳輸層介紹