齊納控制晶體管穩(wěn)壓器電路圖講解

齊納控制晶體管穩(wěn)壓器

當(dāng)穩(wěn)壓電源的效率因高電流而變得非常低時(shí)，使用齊納控制的穩(wěn)壓器。齊納控制的晶體管穩(wěn)壓器有兩種。

這種電路也稱為發(fā)射極跟隨器穩(wěn)壓器。之所以這樣稱呼，是因?yàn)樗褂玫木w管以發(fā)射極跟隨器配置連接。該電路由一個(gè)N-P-N晶體管和一個(gè)齊納二極管組成。如下圖所示，晶體管的集電極和發(fā)射極端子與負(fù)載串聯(lián)。因此，該調(diào)節(jié)器具有名稱系列。使用的晶體管是串聯(lián)調(diào)整管。

然后，將濾波后的整流器的輸出提供給輸入端子，并在負(fù)載電阻Rload兩端獲得穩(wěn)定的輸出電壓Vload?；鶞?zhǔn)電壓由齊納二極管提供，晶體管充當(dāng)可變電阻，其電阻隨基極電流Ibase的工作條件而變化。

這種穩(wěn)壓器工作背后的主要原理是，電源或輸入電壓的大部分變化出現(xiàn)在晶體管上，因此輸出電壓趨于保持恒定。

因此，輸出電壓可以寫為

Vout=Vzener–Vbe

晶體管基極電壓Vbase和齊納二極管電壓Vzener相等，因此Vbase的值幾乎保持不變。

操作

當(dāng)輸入電源電壓Vin增加時(shí)，輸出電壓V負(fù)載也隨之增加。Vload的這種增加將導(dǎo)致晶體管基極發(fā)射極電壓Vbe的電壓降低，因?yàn)辇R納電壓Vzener是恒定的。Vbe的降低導(dǎo)致傳導(dǎo)水平的降低，這將進(jìn)一步增加晶體管的集電極-發(fā)射極電阻，從而導(dǎo)致晶體管集電極-發(fā)射極電壓的增加，所有這些都導(dǎo)致輸出電壓Vout降低。因此，輸出電壓保持恒定。當(dāng)輸入電源電壓降低時(shí)，操作類似。

下一個(gè)條件是輸出負(fù)載變化對(duì)輸出電壓的影響。讓我們考慮一種情況，其中電流因負(fù)載電阻Rload的降低而增加。這會(huì)導(dǎo)致輸出電壓值降低，從而導(dǎo)致晶體管基極發(fā)射極電壓增加。這導(dǎo)致集電極發(fā)射極電阻值由于晶體管導(dǎo)通電平的增加而降低。這導(dǎo)致輸入電流略有增加，從而補(bǔ)償負(fù)載電阻Rload的降低。

該電路的最大優(yōu)點(diǎn)是齊納電流的變化降低了β倍，從而大大降低了齊納效應(yīng)，獲得了更穩(wěn)定的輸出。

串聯(lián)穩(wěn)壓器的輸出電壓為Vout=Vzener–Vbe。電路的負(fù)載電流Iload將是晶體管可以通過(guò)的最大發(fā)射極電流。對(duì)于像2N3055這樣的普通晶體管，負(fù)載電流可以高達(dá)15A。如果負(fù)載電流為零或沒(méi)有值，則從電源汲取的電流可以寫為Izener+Ic（min）。這種發(fā)射極跟隨器穩(wěn)壓器比普通齊納穩(wěn)壓器效率更高。只有電阻和齊納二極管的普通齊納穩(wěn)壓器必須提供晶體管的基極電流。

局限性

下面列出的限制已經(jīng)證明，該系列穩(wěn)壓器僅適用于低輸出電壓。

隨著室溫的升高，Vbe和Vzener的值趨于降低。因此，輸出電壓不能保持恒定。這將進(jìn)一步增加晶體管基極發(fā)射極電壓，從而增加負(fù)載。

沒(méi)有改變電路中輸出電壓的選項(xiàng)。

由于只有一個(gè)晶體管提供的放大過(guò)程很小，因此該電路無(wú)法在高電流下提供良好的調(diào)節(jié)。

與其他穩(wěn)壓器相比，該穩(wěn)壓器在輸入變化方面具有較差的調(diào)節(jié)和紋波抑制。

調(diào)整管的功耗很大，因?yàn)樗扔赩ccIc，幾乎所有變化都出現(xiàn)在Vce處，負(fù)載電流大約等于集電極電流。因此，對(duì)于重負(fù)載電流，調(diào)整管必須消耗大量功率，因此會(huì)變熱。

齊納控制晶體管并聯(lián)穩(wěn)壓器

下圖顯示了并聯(lián)穩(wěn)壓器的電路圖。該電路由一個(gè)NPN晶體管和一個(gè)齊納二極管以及與輸入電源串聯(lián)的串聯(lián)電阻R系列組成。齊納二極管連接在基極和晶體管的集電極上，晶體管的集電極連接在輸出端。

操作

由于串聯(lián)電阻R系列中存在壓降，因此未穩(wěn)壓也隨之降低。壓降量取決于負(fù)載Rload提供的電流。負(fù)載兩端的電壓值取決于齊納二極管和晶體管基極發(fā)射極電壓Vbe。

因此，輸出電壓可以寫為

Vout=Vzener+Vbe=Vin–I.Rseries

輸出幾乎保持不變，因?yàn)閂zener和Vbe的值幾乎保持不變。這種情況解釋如下。

當(dāng)電源電壓增加時(shí)，晶體管的輸出電壓和基極發(fā)射極電壓增加，從而增加基極電流Ibase，因此導(dǎo)致集電極電流Icoll（Icoll=β.Ibase）增加。

因此，電源電壓增加導(dǎo)致電源電流增加，這反過(guò)來(lái)又導(dǎo)致串聯(lián)電阻R系列的電壓下降，從而降低輸出電壓。這種降低將足以補(bǔ)償輸出電壓的初始增加。因此，輸出幾乎保持不變。如果電源電壓降低，上述工作將反向發(fā)生。

當(dāng)負(fù)載電阻Rload降低時(shí)，由于通過(guò)基極和集電極Ibase和Icoll的電流減少，負(fù)載電流Iload增加。因此，R系列上不會(huì)有任何壓降，輸入電流保持恒定。因此，輸出電壓將保持恒定，并且將是電源電壓和串聯(lián)電阻中的壓降之差。如果負(fù)載電阻增加，則相反。

局限性

串聯(lián)電阻會(huì)導(dǎo)致巨大的功率損耗。

1.通過(guò)晶體管的電源電流將多于通過(guò)負(fù)載的電流。

2.電路可能存在過(guò)電壓事故問(wèn)題。

2.分立晶體管穩(wěn)壓器