算力需求再加碼，1.6T以太網(wǎng)助力數(shù)據(jù)中心突破提速瓶頸

?

從線上購(gòu)物、觀影，再到使用手機(jī)銀行進(jìn)行支付……我們的日常生活可能比我們想象的更依賴數(shù)據(jù)中心。如今，數(shù)據(jù)中心，尤其是管理PB級(jí)數(shù)據(jù)的超大規(guī)模數(shù)據(jù)中心，愈發(fā)受關(guān)注。IDC預(yù)計(jì)，至2025年，全球的數(shù)據(jù)量將達(dá)到175 ZB。隨著每年數(shù)字領(lǐng)域的數(shù)據(jù)量快速增長(zhǎng)，要保持良好的線上體驗(yàn)感，高帶寬和超快的網(wǎng)絡(luò)速度至關(guān)重要。

網(wǎng)絡(luò)提速的下一個(gè)前沿趨勢(shì)將是1.6T以太網(wǎng)。在如人工智能（AI）、自動(dòng)駕駛、高性能計(jì)算（HPC）和云計(jì)算等快速增長(zhǎng)的應(yīng)用中，網(wǎng)速必須足夠快，才能在計(jì)算、網(wǎng)絡(luò)和存儲(chǔ)組件之間快速移動(dòng)數(shù)據(jù)。

那么有沒有快速且風(fēng)險(xiǎn)較低的方式來實(shí)現(xiàn)1.6T以太網(wǎng)？答案是：有，那就是224G以太網(wǎng)PHY IP。

盡管今年開始已有諾干224G以太網(wǎng)設(shè)計(jì)出現(xiàn)，但預(yù)計(jì)第一波部署要到2026年。224G以太網(wǎng)的早期應(yīng)用有重驅(qū)動(dòng)芯片、交換機(jī)、AI擴(kuò)展、光學(xué)模塊、I/O小芯片和FPGA等。1.6T以太網(wǎng)背后的助推因素是什么？以及未來，我們又該如何迎接網(wǎng)絡(luò)設(shè)計(jì)的挑戰(zhàn)和機(jī)遇？

為什么超大規(guī)模數(shù)據(jù)中心需要更高的以太網(wǎng)速度

盡管I/O速度不斷提高，但仍然無法跟上算力增長(zhǎng)的步伐。我們所面臨的現(xiàn)實(shí)是，隨著摩爾定律的放緩和半導(dǎo)體逐漸趨近物理極限，算力與I/O帶寬之間的差距不斷拉開。為了增加算力資源，開發(fā)者可在芯片上添加更多晶體管，Multi-Die系統(tǒng)符合其要求，提供了添加更多晶體管、擴(kuò)展算力的機(jī)會(huì)。CPU并行化和多線程等技術(shù)也提高了系統(tǒng)性能。但是，當(dāng)邏輯門密度翻倍時(shí)，I/O性能僅提高了不到5%，而且自45nm工藝技術(shù)出現(xiàn)以來，每平方毫米的成本也一直在增加。面對(duì)當(dāng)今數(shù)據(jù)的體量和復(fù)雜程度，I/O正在成為發(fā)展瓶頸。

為了支持不斷增長(zhǎng)的數(shù)據(jù)需求，超大規(guī)模數(shù)據(jù)中心正在轉(zhuǎn)向更快、更扁平、更具可擴(kuò)展性的網(wǎng)絡(luò)架構(gòu)。更扁平的架構(gòu)（不超過三層交換機(jī)）不僅降低了延遲，也推動(dòng)了對(duì)更高帶寬和更長(zhǎng)距離高效連接的需求。以太網(wǎng)高速接口的出現(xiàn)正是為了滿足連接方面的需求，也因此長(zhǎng)期以來一直被視為互聯(lián)網(wǎng)數(shù)據(jù)連接的支柱。

為滿足愈發(fā)提高的互聯(lián)需求，每一代以太網(wǎng)標(biāo)準(zhǔn)都實(shí)現(xiàn)了速度翻番。事實(shí)上，超大規(guī)模用戶很大程度上影響了以太網(wǎng)的發(fā)展路線圖，推動(dòng)了向1.6T以太網(wǎng)的演進(jìn)。歷來接口標(biāo)準(zhǔn)都是每四年修訂一次，如今，為了消除I/O帶寬上的差距，這一時(shí)間間隔也開始縮短。

以太網(wǎng)協(xié)議還提供了一定程度的靈活性，比如速度協(xié)商、與軟件堆棧的向后兼容性，以及能夠使用不同種類和類別的介質(zhì)等等，對(duì)數(shù)據(jù)中心SoC開發(fā)者而言頗具吸引力。無論是光纖、銅纜還是PCB背板，以太網(wǎng)協(xié)議都可支持。而相比銅纜，光纖連接更能有效防止形成I/O傳輸上的瓶頸。

推動(dòng)224G以太網(wǎng)發(fā)展的因素

最新一代以太網(wǎng)標(biāo)準(zhǔn)將提供224G的數(shù)據(jù)速率，為1.6T以太網(wǎng)的發(fā)展奠定基礎(chǔ)。除數(shù)據(jù)井噴所引起的帶寬需求外，服務(wù)器前面板密度的增加也推動(dòng)了對(duì)224G連接的需求。在數(shù)據(jù)中心內(nèi)，前面板可插拔模塊的密度已接近極限，只剩下有限的空間供可插拔光學(xué)模塊使用。所以，SerDes接口就需要不斷提高運(yùn)轉(zhuǎn)速度來順應(yīng)其要求。

224G以太網(wǎng)還擁有其他諸多優(yōu)勢(shì)。它可以幫助高密度數(shù)據(jù)中心減少所需的線纜和交換機(jī)數(shù)量，達(dá)到更高的網(wǎng)絡(luò)效率。此外，它還可向后兼容其他以太網(wǎng)標(biāo)準(zhǔn)，同時(shí)簡(jiǎn)化與現(xiàn)有網(wǎng)絡(luò)的集成。

緊縮的以太網(wǎng)設(shè)計(jì)裕度和面臨的獨(dú)特挑戰(zhàn)

224G以太網(wǎng)的設(shè)計(jì)需要一些獨(dú)特的考量，因?yàn)樵O(shè)計(jì)裕度將非常小。其一，光學(xué)元件需要放置得更靠近SoC，因?yàn)槌^400G時(shí)，將電信號(hào)驅(qū)動(dòng)到模塊所需的功耗會(huì)變得非常大。合封（將電芯片和光芯片集成在單個(gè)封裝中）可以讓主機(jī)SoC與光學(xué)接口之間的電氣鏈路變得更短，功耗也更低。其二，與112G SerDes相比，224G SerDes的每比特功耗需要至少降低了三分之一。

因此，優(yōu)化各個(gè)模擬模塊以減少阻礙將變得至關(guān)重要。有些新穎精簡(jiǎn)的模擬架構(gòu)可在最大程度增加帶寬的同時(shí)，減少寄生效應(yīng)和噪聲失真。提高并行性對(duì)于處理更高的速度至關(guān)重要，但這需要在架構(gòu)、電路和布局方面進(jìn)行細(xì)致的設(shè)計(jì)。具有創(chuàng)新性的數(shù)字信號(hào)處理（DSP）可以補(bǔ)償模擬器件方面的限制并提供更好的抗噪性。

如果設(shè)計(jì)中的不同子層來自不同的供應(yīng)商，那么互操作性將會(huì)構(gòu)成另一項(xiàng)挑戰(zhàn)。

224G以太網(wǎng)PHY IP的實(shí)際運(yùn)用，展示出速度驚人的224Gbps TX PAM-4眼圖。

224G以太網(wǎng)PHY IP的演示

新思科技是率先推出224G以太網(wǎng)PHY IP應(yīng)用的公司，并對(duì)其有著深刻的理解。在ECOC 2022（瑞士巴塞爾）大會(huì)上，新思科技演示了一種224G接收器PHY，其誤碼率（BER）小于1e-6（20dB+信道）；今年的DesignCon大會(huì)上，演示了一種224G收發(fā)器PHY，具有全開5nm 224G PAM-4-TX眼圖；而在OFC 2023大會(huì)上，新思科技演示了其出色的環(huán)回性能，且BER小于7e-8。

作為新思科技高速SerDes IP核組合的一部分，新思科技224G以太網(wǎng)PHY IP可以滿足不斷增長(zhǎng)的高帶寬和低延遲要求，同時(shí)提供超過IEEE 802.3和OIF標(biāo)準(zhǔn)電氣規(guī)范要求的信號(hào)完整性和抖動(dòng)性能。這項(xiàng)經(jīng)過驗(yàn)證的IP還有助于降低集成風(fēng)險(xiǎn)，確保數(shù)字信號(hào)層和混合信號(hào)層之間的互操作性，并加快產(chǎn)品上市時(shí)間。

在規(guī)劃224G以太網(wǎng)設(shè)計(jì)時(shí)（預(yù)計(jì)幾年后會(huì)有大量224G以太網(wǎng)入市），開發(fā)者可以通過與IP供應(yīng)商合作占得先機(jī)，從而更順利地交付高性能數(shù)據(jù)中心應(yīng)用。

?

? ? ? ? ?