0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

《基于“礦板”低成本學習Zynq系列》之六-DDR測試

嵌入式USB開發(fā) ? 來源:嵌入式USB開發(fā) ? 作者:嵌入式USB開發(fā) ? 2023-07-19 19:19 ? 次閱讀

文本轉自公眾號系列文章,歡迎關注
《基于“礦板”低成本學習Zynq系列》之四-第一個工程HelloWorld一下 (qq.com)

一.前言

礦板,可能一些器件都不穩(wěn)定了,比如DDR,所以我們來測試下,做個壓力測試。

這一篇先測試DDR,后面再測試其他的。

Vitis打開之前的HelloWorld工程

參考https://mp.weixin.qq.com/s/eecigPSyHQGUIx8hwSoAtQ

二.創(chuàng)建工程

File->New->Application Project...
image.png

Next
image.png

選擇之前創(chuàng)建的平臺,Next
image.png

輸入工程名ddr,next
image.png

Next
image.png

選擇DRAM tests工程 Finish
image.png

三.編譯

從原理圖可以看出

DDR 256M 16位

EM6GD16EWKG-12H

所以

int bus_width = 32;

改為

int bus_width = 16;

右鍵點擊DDR工程,build project

image.png
image.png

四.仿真運行

image.png

image.png

五.測試

運行后打印如下

image.png

輸入4測試255M的大小

image.png

r測試讀眼圖

i測試寫眼圖

六.總結

以上測試,確認DDR目前看還比較可靠,沒有問題。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 測試
    +關注

    關注

    8

    文章

    4925

    瀏覽量

    125939
  • DDR
    DDR
    +關注

    關注

    11

    文章

    697

    瀏覽量

    64931
  • 眼圖
    +關注

    關注

    1

    文章

    65

    瀏覽量

    21068
  • 編譯
    +關注

    關注

    0

    文章

    646

    瀏覽量

    32664
  • Zynq
    +關注

    關注

    9

    文章

    604

    瀏覽量

    47004
收藏 人收藏

    評論

    相關推薦

    《基于“低成本學習Zynq系列九-廉頗老矣否,雖也要跑個分

    前面我們測試DDR,片上memory,片內外設等都OK,那么現(xiàn)在我們就來跑個分看卡你性能怎么樣。
    的頭像 發(fā)表于 07-20 09:03 ?1035次閱讀
    《基于“<b class='flag-5'>礦</b><b class='flag-5'>板</b>”<b class='flag-5'>低成本</b><b class='flag-5'>學習</b><b class='flag-5'>Zynq</b><b class='flag-5'>系列</b>》<b class='flag-5'>之</b>九-廉頗老矣否,雖<b class='flag-5'>礦</b>也要跑個分

    《基于“低成本學習Zynq系列》之二-什么樣的,一探究竟

    本文轉自公眾號,歡迎關注 《基于“低成本學習Zynq系列》之二-什么樣的
    的頭像 發(fā)表于 06-26 08:40 ?3401次閱讀
    《基于“<b class='flag-5'>礦</b><b class='flag-5'>板</b>”<b class='flag-5'>低成本</b><b class='flag-5'>學習</b><b class='flag-5'>Zynq</b><b class='flag-5'>系列</b>》之二-什么樣的<b class='flag-5'>礦</b><b class='flag-5'>板</b>,一探究竟

    《基于“低成本學習Zynq系列》之一-淘

    本文轉自公眾號,歡迎關注 《基于“低成本學習Zynq系列》之一-淘
    的頭像 發(fā)表于 06-26 08:40 ?3275次閱讀
    《基于“<b class='flag-5'>礦</b><b class='flag-5'>板</b>”<b class='flag-5'>低成本</b><b class='flag-5'>學習</b><b class='flag-5'>Zynq</b><b class='flag-5'>系列</b>》之一-淘<b class='flag-5'>板</b>記

    《基于“低成本學習Zynq系列五-XADC改造與測試

    本文轉自公眾號歡迎關注 《基于“低成本學習Zynq系列
    的頭像 發(fā)表于 07-19 18:36 ?2462次閱讀
    《基于“<b class='flag-5'>礦</b><b class='flag-5'>板</b>”<b class='flag-5'>低成本</b><b class='flag-5'>學習</b><b class='flag-5'>Zynq</b><b class='flag-5'>系列</b>》<b class='flag-5'>之</b>五-XADC改造與<b class='flag-5'>測試</b>

    《基于“低成本學習Zynq系列七-memory測試

    《基于“低成本學習Zynq系列七-memo
    的頭像 發(fā)表于 07-19 19:27 ?1353次閱讀
    《基于“<b class='flag-5'>礦</b><b class='flag-5'>板</b>”<b class='flag-5'>低成本</b><b class='flag-5'>學習</b><b class='flag-5'>Zynq</b><b class='flag-5'>系列</b>》<b class='flag-5'>之</b>七-memory<b class='flag-5'>測試</b>

    《基于“低成本學習Zynq系列八-定時器等外設測試

    前面我們測試DDR,片上memory,這一篇繼續(xù)測試片上外設,定時器等,以確認SOC是否正常。
    的頭像 發(fā)表于 07-20 09:02 ?737次閱讀
    《基于“<b class='flag-5'>礦</b><b class='flag-5'>板</b>”<b class='flag-5'>低成本</b><b class='flag-5'>學習</b><b class='flag-5'>Zynq</b><b class='flag-5'>系列</b>》<b class='flag-5'>之</b>八-定時器等外設<b class='flag-5'>測試</b>

    《基于“低成本學習Zynq系列十-RSA加密程序認證

    前面我們測試DDR,片上memory,片內外設等都OK,也進行了跑分,基本可以確認SOC沒問題了,我們現(xiàn)在來測試下加密。
    的頭像 發(fā)表于 07-20 09:04 ?1249次閱讀
    《基于“<b class='flag-5'>礦</b><b class='flag-5'>板</b>”<b class='flag-5'>低成本</b><b class='flag-5'>學習</b><b class='flag-5'>Zynq</b><b class='flag-5'>系列</b>》<b class='flag-5'>之</b>十-RSA加密程序認證

    請問4層能實現(xiàn)zynq+ddr3嗎?

    想diy一個小玩意,考慮到成本問題,只使用4層用的主要芯片就兩個1.Xilinx ZYNQ XC7Z010-1CLG225 (15 * 15 0.8mm BGA)2.16bit DDR
    發(fā)表于 01-08 22:50

    使用Vitis 在EBAZ4205(ZYNQ機上實現(xiàn)"Hello World!"

    立即學習—60天FPGA工程師入門就業(yè)項目實戰(zhàn)特訓營(3月16日開班)Vitis是 Xilinx 最新推出的開發(fā)平臺,雖然Vitis 早就在電腦上安裝好了,但一直沒怎么使用。現(xiàn)在用低成本ZYNQ
    發(fā)表于 03-06 22:59

    如何調試Zynq UltraScale+ MPSoC VCU DDR控制器

    Xilinx DDR 控制器。  DDR PHY 與電路調試:  Zynq UltraScale+ MPSoC VCU DDR 控制器采
    發(fā)表于 01-07 16:02

    低成本 MiniZed Zynq SoC 開發(fā)

    MiniZed Zynq SoC 開發(fā)基于全新 Xilinx Zynq Z-7007S 器件,現(xiàn)可通過安富利訂購,僅需 89 美元。該開發(fā)為單核 ARM Cortex-A9 開發(fā)人
    的頭像 發(fā)表于 09-22 18:02 ?7306次閱讀

    DDR PHY 與電路調試

    UltraScale+ MPSoC VCU(H.264/H.265 視頻編解碼器)連用。 因此,調試將不同于 MIG 等傳統(tǒng) Xilinx DDR 控制器。 DDR PHY 與電路調試:
    的頭像 發(fā)表于 02-08 15:51 ?1663次閱讀

    如何調試 Zynq UltraScale+ MPSoC VCU DDR 控制器?

    UltraScale+ MPSoC VCU(H.264/H.265 視頻編解碼器)連用。 因此,調試將不同于 MIG 等傳統(tǒng) Xilinx DDR 控制器。 DDR PHY 與電路調試:
    發(fā)表于 02-23 06:00 ?15次下載
    如何調試 <b class='flag-5'>Zynq</b> UltraScale+ MPSoC VCU <b class='flag-5'>DDR</b> 控制器?

    Xilinx Zynq小試FPGA開發(fā)流程

    Xilinx Zynq系列是帶有ARM Cortex-A系列CPU核的FPGA,前幾年流落到二手市場上的“”就以
    的頭像 發(fā)表于 03-14 16:13 ?1939次閱讀

    有高效率低成本鈣鈦太陽電池新結構方案

    有高效率低成本鈣鈦太陽電池新結構方案
    的頭像 發(fā)表于 05-18 09:36 ?897次閱讀
    有高效率<b class='flag-5'>低成本</b>鈣鈦<b class='flag-5'>礦</b>太陽電池新結構方案