基于dsPIC33CK256MP508實現(xiàn)的三相交錯LLC PWM發(fā)波邏輯

本文介紹基于 dsPIC33CK256MP508 實現(xiàn)的三相交錯 LLC PWM發(fā)波邏輯，該發(fā)波邏輯充分利用了 dsPIC33C 系列MCU強大的“支持精細邊沿定位的高分辨率PWM”外設(shè)，諸如PWM發(fā)生器（PG）的ADC觸發(fā)信號2分頻，PCI同步功能和PWM事件輸出機制。同時也開啟了PG5的同步中斷（此中斷建議具有最高優(yōu)先級）。

1. PWM發(fā)波邏輯說明

三相交錯帶同步整流的半橋LLC拓撲結(jié)構(gòu)示意如下，需要6對PWM波。對于dsPIC33CK256MP508 可以用PG1、PG3和PG5作為主管PWM驅(qū)動，PG2、PG4和PG6作為同步管PWM驅(qū)動。

圖 1 - 三相交錯LLC拓撲示意

1.1 PWM外設(shè)基礎(chǔ)知識回顧

在具體研究PWM發(fā)波邏輯之前，需要了解下本文用到的dsPIC33C 系列MCU“支持精細邊沿定位的高分辨率PWM ^[2]^ ”外設(shè)的一些基礎(chǔ)知識。

1. PWM模式 - 獨立邊沿PWM模式

• PGxPHASE：確定定時器計數(shù)器周期開始后的PWM信號上升沿位置，一般主管PGxPHASE賦值為0，而對應(yīng)于主管的同步整流管靠PGxPHASE值實現(xiàn)相應(yīng)的相位偏移。
• PGxDC：確定定時器計數(shù)周期開始后的PWM信號下降沿位置。
• PGxPER：確定PWM定時器計數(shù)周期的結(jié)束位置。

圖 2 - 獨立邊沿PWM模式

2. 輸出模式 - 推挽輸出模式

推挽輸出模式在接收到SOC觸發(fā)信號時，都會將PWM周期重復(fù)兩次。由于推挽模式下不能使用死區(qū)，所以在獨立邊沿PWM模式下可以給PGxDC一個小于PGxPER值，以實現(xiàn)死區(qū)功能。

圖 3 - 推挽輸出模式

3. ADC觸發(fā)信號

每個PWM發(fā)生器可生成兩個ADC觸發(fā)信號：ADC觸發(fā)信號1和ADC觸發(fā)信號2，同時ADC觸發(fā)信號1輸出可以使用ADTRPS<4:0>控制位（PGxEVTL<15:11>）進行后分頻，以降低ADC轉(zhuǎn)換的頻率。

4. PWM事件輸出

PWM事件輸出功能提供了一種用于將各種PWM信號和事件與其他外設(shè)和外部器件接口的機制。本文LLC PWM發(fā)波邏輯的錯相就會用到將ADC觸發(fā)信號1的2分頻送給PWM事件輸出，然后相關(guān)PWM發(fā)生器與該事件進行同步。

5. 同步PCI

同步模塊是唯一可啟動周期開始的PCI模塊，可用作SOCS<3:0>（PGxCONH<3:0>）多路開關(guān)的輸入，這里用于相關(guān)PWM發(fā)生器與PWM事件的同步操作，完成錯相功能。

6. 觸發(fā)模式

PWM發(fā)生器提供了兩種觸發(fā)模式，用于確定如何使用SOC觸發(fā)信號，分別為單觸發(fā)模式和可重觸發(fā)模式，使用TRGMOD<1:0>（PGxCONH<7:6>）選擇觸發(fā)模式，因用了PCI同步功能，這里需要選擇重觸發(fā)模式，以防止SOC觸發(fā)信號丟失。

7. 數(shù)據(jù)緩沖

PGxPER、PGxPHASE、PGxDC和PGxTRIGA等寄存器都是有緩沖的，本文這里選擇在下一個PWM周期開始時真正更新寄存器。只要在PG1新周期開始前完成對PG1~PG6的相關(guān)寄存器更新，就可以保證半橋LLC所有PG的正確同步。

1.2 PWM發(fā)波邏輯實現(xiàn)

在回顧了PWM外設(shè)的基礎(chǔ)知識后，開始看一下半橋LLC 三相交錯PWM發(fā)波的具體實現(xiàn)，示意波形見圖4 。這里忽略了死區(qū)和同步整流管相對于主管的相位偏移，其他詳細說明如下。

圖 4 - PWM發(fā)波邏輯波形示意

1. PG1~PG6配置為獨立邊沿推挽輸出模式。
2. PG1采用SOC自觸發(fā)模式，PG2采用PCI同步功能。PG1的ADC觸發(fā)信號1經(jīng)2分頻送給PWM事件A（PG1的ADC觸發(fā)信號1在定時器值等于PG1TRIGA時產(chǎn)生），PG2經(jīng)PCI同步功能與PWM事件A同步，這就保證了PG1和PG2的相位同步一致。
3. PG3和PG4采用SOC PCI同步功能，PG2的ADC觸發(fā)信號1經(jīng)2分頻送給PWM事件B（PG2的ADC觸發(fā)信號1在定時器值等于PG2TRIGA時產(chǎn)生），PG3和PG4經(jīng)PCI同步功能與PWM事件B同步，這就保證了PG3和PG4與PG2的相位相差60°。
4. PG5和PG6采用SOC PCI同步功能，PG3的ADC觸發(fā)信號1經(jīng)2分頻送給PWM事件C（PG3的ADC觸發(fā)信號1在定時器值等于PG3TRIGA時產(chǎn)生），PG5和PG6經(jīng)PCI同步功能與PWM事件C同步，這就保證了PG5和PG6與PG3的相位相差60°。
5. PG5開啟PCI同步中斷，此中斷優(yōu)先級需高于控制中斷，在該中斷中給PG1~PG6的相關(guān)寄存器賦值，保證在PG1的下一周期開始時刻所有寄存器統(tǒng)一更新。

2. 開發(fā)與驗證

2.1 開發(fā)環(huán)境說明

2.1.1 軟件開發(fā)環(huán)境

相關(guān)軟件開發(fā)版本情況說明如下。

2.2 軟件工程創(chuàng)建

您可以直接從如下Gitee鏈接下載完整的測試工程，參見doc目錄下的README.pdf可以一步一步從零開始完成該搭建工程。

2.3 發(fā)波邏輯驗證

軟件經(jīng)編譯并燒錄到dsPIC33CK256MP508后可以詳細觀察相關(guān)的PWM波形。PWM1H、PWM1L、PWM2H、PWM2L的波形關(guān)系如圖6，在頻率突變時也能很好的保證推挽輸出正負半波的對稱性。對應(yīng)的PWM2H、PWM2L、PWM3H、PWM3L 和 PWM5H、PWM5L、PWM6H、PWM6L的波形關(guān)系也與圖6一致。

圖 6 - CH1: PWM1H, CH2: PWM1L, CH3: PWM2H, CH4: PWM2L

PWM1H、PWM1L、PWM3H、PWM3L的波形關(guān)系如圖7，PG3滯后PG1 60°。

圖 7 - CH1: PWM1H, CH2: PWM1L, CH3: PWM2H, CH4: PWM2L

PWM1H、PWM1L、PWM5H、PWM5L的波形關(guān)系如下，PG5滯后PG1 120°。

圖 8 - CH1: PWM1H, CH2: PWM1L, CH3: PWM3H, CH4: PWM3L