SPI子系統(tǒng)之SPI時(shí)序圖

SPI timing diagram

Tcsb_setup：建立時(shí)間

Tcsb_hold：保持時(shí)間

tsckl：低電平時(shí)間

tsckh：高電平時(shí)間

SCK period ：Tsckl + tsckh

一般情況下 Tsckl = tsckh

注意：真實(shí)的波形圖如上，高低電平并不是到達(dá)最高點(diǎn)才算，0.3Vdd 以下為低電平，0.7Vdd
以上為高電平，計(jì)算信號(hào)時(shí)間長(zhǎng)度的時(shí)候需要注意這個(gè)微小的時(shí)間，硬件設(shè)計(jì)必須注意信號(hào)質(zhì)量風(fēng)險(xiǎn)，軟件開發(fā)人員也要會(huì)看波形圖。

這里的參數(shù)，一般 spi 驅(qū)動(dòng)不需要設(shè)置，但是半導(dǎo)體廠商提供的 spi 控制器驅(qū)動(dòng)中，可以修改這些參數(shù)。我們寫 SPI驅(qū)動(dòng)時(shí)候，可以根據(jù)從設(shè)備的要求來(lái)修改這些參數(shù)。