數(shù)字電路究竟涉及到哪些東西？數(shù)字電路與模擬電路區(qū)別

01

模電，數(shù)電區(qū)別與聯(lián)

前面的文章所講的內(nèi)容都是模擬電路的基礎(chǔ)知識(shí)，今天這節(jié)內(nèi)容我們將開(kāi)始講解數(shù)字電路相關(guān)的基礎(chǔ)知識(shí)，相較于模擬電路，數(shù)字電路就簡(jiǎn)單多了。為什么數(shù)字電路比模擬電路更簡(jiǎn)單卻要后介紹呢？因?yàn)閿?shù)字電路誕生于模擬電路，通俗講就是模擬電路是數(shù)字電路的媽媽。比如我們平時(shí)經(jīng)常聽(tīng)說(shuō)的CPU，它里面就集成了數(shù)以億計(jì)的CMOS（當(dāng)然還包含有其他電路成分），那數(shù)字電路究竟涉及到哪些東西,與模擬電路又有什么差異呢，現(xiàn)在就跟著我們一起來(lái)探探究竟吧！

在模擬電路中信號(hào)都是連續(xù)的，并且在任意一個(gè)位置都有與之相對(duì)于的值，比如正弦波，三角波，鋸齒波，各種噪音等信號(hào)。而在數(shù)字電路中信號(hào)信號(hào)就只有2種狀態(tài)了，非0即1，比如某時(shí)刻某個(gè)芯片引腳輸入的某個(gè)信號(hào)電壓為4.5V，芯片的內(nèi)部邏輯規(guī)定輸入電壓高于4.3V即判定為高電平，低于0.7V即為低電平，現(xiàn)在這個(gè)輸入電壓值就會(huì)被芯片判定為高電平。如果過(guò)了一段時(shí)間信號(hào)輸入電壓變?yōu)?.5V,那這是輸入信號(hào)就會(huì)被判定為低，但是你肯定會(huì)想到，如果這時(shí)候信號(hào)電壓在0.7~4.3之間呢？又是什么信號(hào)？這時(shí)候這種信號(hào)電平將是一種非法邏輯電平，這個(gè)名字我們是很好理解吧，但是對(duì)于數(shù)字芯片來(lái)說(shuō)這個(gè)信號(hào)到底是什么呢（數(shù)字芯片：自打從娘胎里出來(lái)就沒(méi)有見(jiàn)到過(guò)這樣的東西）？

其實(shí)在芯片設(shè)計(jì)時(shí)工程師們肯定都考慮到這種情況了，他們會(huì)對(duì)這種情況做特殊的處理機(jī)制，每個(gè)芯片廠商的處理手段可能不盡相同，比如有的芯片可能配合芯片時(shí)鐘來(lái)判斷這種狀態(tài)，如果這種狀態(tài)超過(guò)了一個(gè)時(shí)鐘周期則認(rèn)為這個(gè)信號(hào)是反相信號(hào)，即將電平反轉(zhuǎn)，如果沒(méi)超過(guò)就繼續(xù)保存為原來(lái)電平狀態(tài)。表面上看是維持了穩(wěn)定的狀態(tài)，但實(shí)際狀態(tài)不一定符合意愿。比如某刻你輸入一個(gè)4.2V的信號(hào)本想著系統(tǒng)信號(hào)反轉(zhuǎn)，但由于這個(gè)信號(hào)維持時(shí)間小于一個(gè)時(shí)鐘周期，這樣系統(tǒng)就不會(huì)做出反應(yīng)。這種亞穩(wěn)定狀態(tài)體現(xiàn)了數(shù)字電路的模擬特性，我們不可能絕對(duì)的避免這種情況，因?yàn)楝F(xiàn)實(shí)生活大多數(shù)時(shí)候都處于模擬信號(hào)的世界。這種狀態(tài)對(duì)于整個(gè)系統(tǒng)的穩(wěn)定性是傷害極大的，就像某個(gè)人一直處于亞健康狀態(tài)下工作，鬼知道他下一秒會(huì)不會(huì)猝死呢？雖然芯制造商在很大程度上為使用者避免了這道坑，但在今后的學(xué)習(xí)、工作過(guò)程中也不能=忽視這種情況，那要怎么才能最大程度的少踩坑呢，這就需要我們多看芯片的數(shù)據(jù)手冊(cè)了。下面的圖片就例舉一個(gè)某芯片某功能的時(shí)序邏輯關(guān)系圖，做個(gè)入門了解吧。

以上內(nèi)容可能初學(xué)者看了可能一時(shí)半會(huì)還是懵的，但應(yīng)該大概可以看出數(shù)字電路的關(guān)鍵內(nèi)容--邏輯，時(shí)序。這也是我們后續(xù)學(xué)習(xí)一定要清楚的概念，大一的計(jì)算機(jī)基礎(chǔ)課程講的就是數(shù)字信號(hào)的邏輯吧，本公眾號(hào)后面的文章包括編程，單片機(jī)，嵌入式都是基于數(shù)字系統(tǒng)進(jìn)行。

接下來(lái)我們就正式進(jìn)入話題來(lái)了解一下數(shù)字電路的基礎(chǔ)知識(shí)。

02

數(shù)制

數(shù)制：表示數(shù)量的規(guī)則。每一位的構(gòu)成、從低位向高位的進(jìn)位規(guī)則，例如十進(jìn)制。

常見(jiàn)數(shù)進(jìn)制：

依據(jù)一定的編碼（比如：BCD碼，ACII碼，格雷碼等）就可以對(duì)這些常見(jiàn)的數(shù)進(jìn)制都是可以相互轉(zhuǎn)換。數(shù)字系統(tǒng)中是以二進(jìn)制為基礎(chǔ)，使用二進(jìn)制存儲(chǔ)一切事物，使用時(shí)通過(guò)編碼規(guī)則轉(zhuǎn)化（一般是轉(zhuǎn)成十進(jìn)制）。

03

邏輯門

數(shù)字電子電路以兩個(gè)邏輯電平（即邏輯低電平和邏輯高電平）工作。對(duì)應(yīng)于邏輯低電平的電壓范圍用“0”表示。類似地，對(duì)應(yīng)于邏輯高的電壓范圍用“1”表示。

具有一個(gè)或多個(gè)輸入和單個(gè)輸出的基本數(shù)字電子電路稱為邏輯門。因此，邏輯門是任何數(shù)字系統(tǒng)的組成部分。下面來(lái)認(rèn)識(shí)一下常用的邏輯門。

邏輯門運(yùn)算基本公式：

04

邏輯函數(shù)表示法與轉(zhuǎn)換

邏輯函數(shù)示方法主要有以下幾種表示方法：真值表，邏輯式，邏輯圖，卡諾圖。

真值表是將輸入邏輯變量的各種可能取值和相應(yīng)的函數(shù)值排列在一起而組成的表格。

用真值表表示邏輯函數(shù)有以下特點(diǎn)：

①直觀明了，輸入變量取值一旦確定后，即可在真值表查出相應(yīng)的函數(shù)值。

②把一個(gè)實(shí)際的邏輯問(wèn)題抽象成一個(gè)邏輯函數(shù)時(shí)，使用真值表是最方便的。所以，在設(shè)計(jì)邏輯電路時(shí)，總是先根據(jù)設(shè)計(jì)要求列出真值表。

③真值表的缺點(diǎn)是當(dāng)變量比較多，表比較大，顯得過(guò)于繁瑣。

邏輯式是由邏輯變量和“與”、“或”、“非”3種運(yùn)算符所構(gòu)成的表達(dá)式。邏輯函數(shù)表達(dá)式可根據(jù)真值表寫出。

用邏輯函數(shù)表達(dá)式表示邏輯函數(shù)，便于研究邏輯電路，通過(guò)對(duì)邏輯函數(shù)式的化簡(jiǎn)，可以簡(jiǎn)化邏輯電路。缺點(diǎn)：邏輯函數(shù)式所表達(dá)式的邏輯關(guān)系不直觀。

各種表示方法可以相互轉(zhuǎn)換，以下例舉部分轉(zhuǎn)化關(guān)系。

邏輯圖是由邏輯圖形符號(hào)及其之間的連線而構(gòu)成的圖形。由函數(shù)表達(dá)式可以畫出其相應(yīng)的邏輯圖。

卡諾圖是真值表的變形，它可以將有n個(gè)變量的邏輯函數(shù)的2^n個(gè)最小項(xiàng)組織在給定的長(zhǎng)方形表格中，同時(shí)為相鄰最小項(xiàng)（相鄰與項(xiàng)）運(yùn)用鄰接律化簡(jiǎn)提供了直觀的圖形工具。

真值表，邏輯式，邏輯圖之間的轉(zhuǎn)化：

05

邏輯函數(shù)的化簡(jiǎn)

將一個(gè)邏輯表達(dá)式變得最簡(jiǎn)單、運(yùn)算量最少的形式就叫做化簡(jiǎn)。由于 運(yùn)算量越少，實(shí)現(xiàn)邏輯關(guān)系所需要的門電路就越少，成本越低，可靠性相對(duì)較高，因此在設(shè)計(jì)邏輯電路時(shí)，需要求出邏輯函數(shù)的最簡(jiǎn)表達(dá)式。

函數(shù)化簡(jiǎn)是為了簡(jiǎn)化電路，以便用最少的門實(shí)現(xiàn)它們，從而降低系統(tǒng)的成本，提高電路的可靠性。

使用的方法有代數(shù)化簡(jiǎn)法，卡諾圖化簡(jiǎn)法，系統(tǒng)化簡(jiǎn)法。

代數(shù)化簡(jiǎn)法 ，即利用已有邏輯函數(shù)定律和公式進(jìn)行化簡(jiǎn)。

卡諾圖化簡(jiǎn)法 ，即利用卡諾圖表格進(jìn)行化簡(jiǎn)。

系統(tǒng)化簡(jiǎn)法 ，其基本原理是通過(guò)逐級(jí)合并相鄰最小項(xiàng)并消去多余因子，其原理跟卡諾圖化簡(jiǎn)法類似。