您有一條“芯”消息

以科技之力，構(gòu)筑人與自然和諧共生的綠色未來

作為全球領(lǐng)先的科技賦能者，新思科技一直以可持續(xù)發(fā)展為理念，推動全球核心議題的發(fā)展，努力讓地球變得更美好。新思科技深入理解ESG（環(huán)境、社會和治理）原則，并創(chuàng)新提出“智能未來”ESG戰(zhàn)略。同時，新思科技也注重人才培養(yǎng)，為綠色未來提供軟實(shí)力保障，持續(xù)為創(chuàng)造更加美好、綠色低碳的“芯”世界貢獻(xiàn)力量。

▲點(diǎn)擊圖片查看原文

互相成就+1！新思科技攜手AMD，在EPYC 9004上加速復(fù)雜芯片設(shè)計(jì)

新思科技和AMD的持續(xù)合作所帶來的性能增強(qiáng)對于半導(dǎo)體產(chǎn)品的設(shè)計(jì)、測試和制造帶來了重大意義。新思科技的數(shù)字設(shè)計(jì)和驗(yàn)證流程能夠在AMD EPYC 9004處理器上實(shí)現(xiàn)優(yōu)化運(yùn)行，使芯片開發(fā)者能夠利用開發(fā)資源以更高的能效完成更多工作。

▲點(diǎn)擊圖片查看原文

兩大IP擴(kuò)大IP合作，新思科技攜手三星加速新興領(lǐng)域復(fù)雜SoC設(shè)計(jì)

新思科技與三星晶圓廠簽訂合作升級協(xié)議，共同開發(fā)廣泛IP組合以降低汽車、移動、高性能計(jì)算（HPC）和多裸晶芯片的設(shè)計(jì)風(fēng)險并加速其流片成功。此外，新思科技還將針對三星SF5A和SF4A汽車工藝節(jié)點(diǎn)優(yōu)化IP，以滿足嚴(yán)格的一級或二級溫度要求和AEC-Q100可靠性要求，助力汽車芯片開發(fā)者減少設(shè)計(jì)工作并加快AEC-Q1100認(rèn)證。

▲點(diǎn)擊圖片查看原文

設(shè)計(jì)更簡單，運(yùn)行更穩(wěn)健，UCIe標(biāo)準(zhǔn)如何“拿捏”Multi-Die系統(tǒng)？

UCIe標(biāo)準(zhǔn)旨在推動Multi-Die系統(tǒng)中Die-to-Die連接的標(biāo)準(zhǔn)化并簡化不同供應(yīng)商和不同工藝技術(shù)芯片之間的互操作性。芯片設(shè)計(jì)正在發(fā)生轉(zhuǎn)變，想要駕馭復(fù)雜的Multi-Die系統(tǒng)設(shè)計(jì)，遵守UCIe標(biāo)準(zhǔn)才是關(guān)鍵！

▲點(diǎn)擊圖片查看原文

Silicon Frontline加入新思科技，完善電氣布局驗(yàn)證，構(gòu)建系統(tǒng)級電氣分析平臺

新思科技收購Silicon Frontline Technology促進(jìn)IC設(shè)計(jì)過程中關(guān)鍵的性能和可靠性挑戰(zhàn)問題的解決，并為各類電氣布局驗(yàn)證需求提供端到端解決方案。此外，新思科技還獲得了多項(xiàng)核心技術(shù)，加速開發(fā)綜合的系統(tǒng)分析解決方案。

▲點(diǎn)擊圖片查看原文

NAND閃存加速度，推動Multi-Die驗(yàn)證新范式

NAND設(shè)計(jì)IP仍然面臨更多挑戰(zhàn)，為了使驗(yàn)證變得更加高效，新思科技的NAND閃存驗(yàn)證IP提供了一套全面的協(xié)議、方法、驗(yàn)證和效率功能，使開發(fā)者能夠加速實(shí)現(xiàn)驗(yàn)證收斂。

▲點(diǎn)擊圖片查看原文

AI和數(shù)據(jù)中心：PCIe 6.0，你是懂加速的

隨著800G以太網(wǎng)、固態(tài)驅(qū)動器和AI加速器等對傳輸速度要求越來越高，PCIe 6.0開始受到廣泛應(yīng)用。在高挑戰(zhàn)難度下，新思科技提供下一代PCIe完整解決方案，與客戶攜手合作解決各種復(fù)雜的場景，幫助開發(fā)者成功推出芯片。

▲點(diǎn)擊圖片查看原文

VC LP解決方案：左手極致低功耗，右手高效驗(yàn)證左移

新思科技獨(dú)立于設(shè)計(jì)的VC LP UPF檢查器（VC UPF）來應(yīng)對要設(shè)計(jì)出滿足所需功能、時序和功耗要求的低功耗SoC帶來的挑戰(zhàn)。此外，VC LP解決方案讓負(fù)責(zé)功耗設(shè)計(jì)意圖的開發(fā)者能夠在RTL就緒之前開始清理UPF文件中獨(dú)立于設(shè)計(jì)的問題。

▲點(diǎn)擊圖片查看原文

全芯片ESD工具為復(fù)雜SoC提供超強(qiáng)保護(hù)力！讓芯片不再被“電”

在我們的電子產(chǎn)品中，超過30%的半導(dǎo)體故障是由靜電放電（ESD）造成的。為了降低ESD的影響，半導(dǎo)體公司在芯片中集成了保護(hù)器件和電路。但隨著系統(tǒng)芯片（SoC）變得越來越復(fù)雜，半導(dǎo)體公司未來需要使用專門的ESD工具來全面分析所有的互連和元器件，同時進(jìn)行整個芯片和封裝的瞬態(tài)仿真。

▲點(diǎn)擊圖片查看原文

碳基文明vs硅基文明：人腦相當(dāng)于什么水平的CPU？

科學(xué)界對人腦奧秘的探索從不止步。為了模擬人腦神經(jīng)元及突觸機(jī)制，深度神經(jīng)網(wǎng)絡(luò)由此誕生。要想更好地適配神經(jīng)網(wǎng)絡(luò)任務(wù)，人們需要更好的硬件：神經(jīng)處理單元（NPU）。目前，新思科技正以成熟的NPU IP核與工具鏈，不斷加快下一代智能SoC上市時間，滿足日益增長的AI應(yīng)用需求。

??

▲點(diǎn)擊圖片查看原文

航空SoC設(shè)計(jì)，如何“取經(jīng)”汽車行業(yè)？

航空航天是芯片最早最重要的應(yīng)用領(lǐng)域，但汽車行業(yè)作為一個龐大的產(chǎn)業(yè)，在安全可靠的微電子設(shè)計(jì)創(chuàng)新方面投入了更多的資源和資金，于是航空航天界的開發(fā)者也開始越來越多地向汽車行業(yè)學(xué)習(xí)，通過借鑒汽車行業(yè)在可靠性和功能安全等方面的經(jīng)驗(yàn)和技術(shù)，來提升自己的項(xiàng)目水平。

▲點(diǎn)擊圖片查看原文

芯片也能“開天眼”？新思科技攜手臺積公司實(shí)現(xiàn)SLM PVT監(jiān)控IP流片

開發(fā)復(fù)雜芯片時需要克服工藝、電壓和溫度（PVT）挑戰(zhàn)，尤其是在采用先進(jìn)節(jié)點(diǎn)時。為了提高性能和可靠性，片內(nèi)PVT監(jiān)控器已成為復(fù)雜芯片中必不可少的“耳目”。有了PVT監(jiān)控和全方位的SLM技術(shù)，芯片制造商得以優(yōu)化半導(dǎo)體生命周期的每個階段，并最終優(yōu)化芯片質(zhì)量。

▲點(diǎn)擊圖片查看原文

算力需求再加碼，1.6T以太網(wǎng)助力數(shù)據(jù)中心突破提速瓶頸

我們的日常生活越來越依賴數(shù)據(jù)中心和其高速網(wǎng)絡(luò)。面臨1.6T以太網(wǎng)的挑戰(zhàn)，新思科技率先推出了224G以太網(wǎng)PHY IP應(yīng)用，以滿足對高帶寬和低延遲的需求。這種經(jīng)過驗(yàn)證的IP可確保優(yōu)秀的信號完整性，降低集成風(fēng)險，并加快產(chǎn)品上市時間。

▲點(diǎn)擊圖片查看原文

IC驗(yàn)證“向云端”：如何聯(lián)合臺積公司和微軟，節(jié)省65%用時，降低25%成本？

新思科技攜手臺積公司和微軟合作開展云端驗(yàn)證，使用新思科技IC Validator物理驗(yàn)證在Microsoft Azure云中對臺積公司N3E工藝執(zhí)行設(shè)計(jì)規(guī)則檢查（DRC）。云端IC驗(yàn)證時間減少65%，成本降低25%。

▲點(diǎn)擊圖片查看原文

【了不起的芯片】3D封裝：我很能裝，只是有點(diǎn)難裝

芯片需要經(jīng)過封裝，才能有效防止灰塵、水分、射線等各種外在因素對芯片電路的損傷。然而，各個單一的工具只能解決設(shè)計(jì)3D集成（3DIC）的部分復(fù)雜挑戰(zhàn)，開發(fā)者難以得到每立方毫米PPA的最佳解決方案。新思科技3DIC Compiler通過一套完整的功耗和熱量分析能力實(shí)現(xiàn)早期分析，有助于開發(fā)者了解如何組合各種設(shè)計(jì)要素。

▲點(diǎn)擊圖片查看原文

? ? ? ? ?