0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB布線技巧升級(jí):高速信號(hào)篇

PCB學(xué)習(xí)醬 ? 2023-08-01 18:10 ? 次閱讀

如下表所示,接口信號(hào)能工作在8Gbps及以上速率,由于速率很高,PCB布線設(shè)計(jì)要求會(huì)更嚴(yán)格,在前幾篇關(guān)于PCB布線內(nèi)容的基礎(chǔ)上,還需要根據(jù)本篇內(nèi)容的要求來(lái)進(jìn)行PCB布線設(shè)計(jì)。

wKgZomTI1HaAL9CDAACEiPXkccc660.png

高速信號(hào)布線時(shí)盡量少打孔換層,換層優(yōu)先選擇兩邊是GND的層面處理。盡量收發(fā)信號(hào)布線在不同層,如果空間有限,需收發(fā)信號(hào)走線同層時(shí),應(yīng)加大收發(fā)信號(hào)之間的布線距離。

針對(duì)以上高速信號(hào)還有如下方面的要求:

一、BGA焊盤(pán)區(qū)域挖參考層

如果接口的工作速率≥8Gbps,建議在BGA區(qū)域,挖掉這些信號(hào)正下方的L2層參考層,以減小焊盤(pán)的電容效應(yīng),挖空尺寸R=10mil。

如果接口的工作速率<8Gbps,例如DP接口只工作在5.4Gbps,那么不用挖BGA區(qū)域的參考層,如下圖所示。

wKgaomTI1KOATPzSAAEijBMeFmw684.png

二、避免玻纖編織效應(yīng)

PCB基板是由玻璃纖維和環(huán)氧樹(shù)脂填充壓合而成。玻璃纖維的介電常數(shù)大約是6,樹(shù)脂的介電常數(shù)一般不到3。在路徑長(zhǎng)度和信號(hào)速度方面發(fā)生的問(wèn)題,主要是由于樹(shù)脂中的玻璃纖維增強(qiáng)編織方式引起的。

較為普通的玻璃纖維編織中的玻璃纖維束是緊密絞合在一起的,因此束與束之間留出的大量空隙需要用樹(shù)脂填充,PCB中的平均導(dǎo)線寬度要小于玻璃纖維的間隔,因此一個(gè)差分對(duì)中的一條線可能有更多的部分在玻璃纖維上、更少的部分在樹(shù)脂上,另一條線則相反(樹(shù)脂上的部分比玻璃纖維上的多)。這樣會(huì)導(dǎo)致D+和D-走線的特性阻抗不同,兩條走線的時(shí)延也會(huì)不同,導(dǎo)致差分對(duì)內(nèi)的時(shí)延差進(jìn)而影響眼圖的質(zhì)量。

wKgaomTI1LGAIjEtAAFtsAQEAJA396.png

當(dāng)接口的信號(hào)速率達(dá)到8Gbps,且走線長(zhǎng)度超過(guò)1.5inch,需謹(jǐn)慎處理好玻纖編織效應(yīng)。建議采用以下方式之一來(lái)避免玻纖編織效應(yīng)帶來(lái)的影響。

方式一:改變走線角度,如按10°~ 35°,或PCB生產(chǎn)加工時(shí),將板材旋轉(zhuǎn)10°以保證所有走線都不與玻纖平行,如下圖所示。

wKgZomTI1LmAP9hUAAJgvmossdU639.png

方式二:使用下圖走線,則W至少要大于3倍的玻纖編織間距,推薦值W=60mil,θ=10°,L=340mil。

wKgZomTI1L6AEQzqAAA4RM4TIVI311.png

三、差分過(guò)孔建議

1、高速信號(hào)盡量少打孔換層,換層時(shí)需在信號(hào)孔旁邊添加GND過(guò)孔。地過(guò)孔數(shù)量對(duì)差分信號(hào)的信號(hào)完整性影響是不同的。無(wú)地過(guò)孔、單地過(guò)孔以及雙地過(guò)孔可依次提高差分信號(hào)的信號(hào)完整性。

2、選擇合理的過(guò)孔尺寸。對(duì)于多層一般密度的PCB設(shè)計(jì)來(lái)說(shuō),選用0.25mm/0.51mm/0.91mm(鉆孔/焊盤(pán)/POWER隔離區(qū))的過(guò)孔較好;對(duì)于一些高密度的PCB也可以使用0.20mm/0.46mm/0.86mm 的過(guò)孔,也可以嘗試盲埋孔設(shè)計(jì)。

3、過(guò)孔中心距的變化,對(duì)差分信號(hào)的信號(hào)完整性影響是不同的。對(duì)于差分信號(hào),過(guò)孔中心距過(guò)大或過(guò)小,均會(huì)對(duì)信號(hào)完整性產(chǎn)生不利影響。

4、如果接口的工作速率≥8Gbps,那么這些接口差分對(duì)的過(guò)孔尺寸建議根據(jù)實(shí)際疊層進(jìn)行仿真優(yōu)化。

wKgZomTI1NeABaBlAAAgLYwO_2E809.png

以下給出基于EVB一階HDI疊層的過(guò)孔參考尺寸:

R_Drill=0.1mm (鉆孔半徑)

R_Pad=0.2mm (過(guò)孔焊盤(pán)半徑)

D1:差分過(guò)孔中心間距

D2:表層到底層的反焊盤(pán)尺寸

D3:信號(hào)過(guò)孔與回流地過(guò)孔的中心間距

wKgaomTI1N-AB4_VAAFMtnrSHl4669.png

四、耦合電容優(yōu)化建議

1、耦合電容的放置,按照設(shè)計(jì)指南要求放置。如果沒(méi)有設(shè)計(jì)指南時(shí),若信號(hào)是IC到IC,耦合電容靠近接收端放置;若信號(hào)是IC到連接器,耦合電容請(qǐng)靠近連接器放置。

2、盡可能選擇小的封裝尺寸,減小阻抗不連續(xù)。

3、如果接口的信號(hào)工作速率≥8Gbps,那么這些接口的差分隔直電容建議按如下方式進(jìn)行優(yōu)化:

1)根據(jù)接口選擇挖空一層或者兩層地平面,如果挖空電容焊盤(pán)正下方L2地參考層,需要隔層參考,即L3層要為地參考層;

2)如果挖空L2和L3地參考層,那么L4層要為地參考層。挖空尺寸需根據(jù)實(shí)際疊層通過(guò)仿真確定;以下給出基于EVB一階HDI疊層的參考尺寸。

【注】D1:差分耦合電容之間的中心距;L:挖空長(zhǎng)度;H:挖空寬度。

wKgZomTI1PWARul_AAAoGrKkvTg583.png

4、在耦合電容四周打4個(gè)地通孔以將L2~L4層的地參考層連接起來(lái),如下圖所示。

wKgaomTI1PuAQ9g7AAHvQ8B-By4700.png

五、ESD優(yōu)化建議

1、ESD保護(hù)器件的寄生電容必須足夠低,以允許高速信號(hào)傳輸而不會(huì)降級(jí)。

2、ESD需放置在被保護(hù)的IC之前,但盡量與連接器/觸點(diǎn)PCB側(cè)盡量靠近;放置在與信號(hào)線串聯(lián)任何電阻之前;放置在包含保險(xiǎn)絲在內(nèi)的過(guò)濾或調(diào)節(jié)器件之前。

3、如果接口的信號(hào)工作速率≥8Gbps,那么這些接口的差分對(duì)ESD器件建議按以下方式優(yōu)化。挖空ESD焊盤(pán)正下方L2和L3地參考層,L4層作為隔層參考層,需要為地平面。挖空尺寸需結(jié)合 ESD型號(hào)并根據(jù)實(shí)際疊層通過(guò)仿真確定。

以下給出基于基于EVB一階HDI疊層的所用ESD型號(hào)為ESD73034D的參考尺寸:

wKgaomTI1RaAVdbxAAAUZmrLbxM314.png

4、同時(shí)在每個(gè)ESD四周打4個(gè)地通孔,以將L2~L4層的地參考層連接起來(lái),如下圖所示。

wKgaomTI1R2AHJo9AAECzsvywRM421.png

六、連接器優(yōu)化建議

1、在連接器內(nèi)走線要中心出線。如果高速信號(hào)在連接器有一端信號(hào)沒(méi)有與GND相鄰PIN時(shí),設(shè)計(jì)時(shí)應(yīng)在其旁邊加GND孔。

2、如果接口的信號(hào)工作速率≥8Gbps,那么這些接口的連接器要能符合相應(yīng)的標(biāo)準(zhǔn)要求(如HDMI2.1/DP1.4/PCI-E3.0協(xié)議標(biāo)準(zhǔn))。推薦使用這些廠商的連接器:Molex、Amphenol、HRS等等。

3、根據(jù)接口選擇挖空一層或者兩層地平面,如果挖空連接器焊盤(pán)正下方的L2地參考層,需隔層參考,即L3層要作為地參考層;如果挖空L2和L3的地參考層,那么L4層需要為地平面,作為隔層參考層。挖空尺寸需結(jié)合連接器型號(hào)并根據(jù)實(shí)際疊層通過(guò)仿真確定。

4、建議在連接器的每個(gè)地焊盤(pán)各打2個(gè)地通孔,且地孔要盡可能靠近焊盤(pán)。

以下給出基于EVB一階HDI疊層的挖空參考尺寸:

wKgaomTI1SqAcHyoAAAyvYUVcEQ632.png

連接器推薦布線方式:

wKgZomTI1TKAS8miAAErqH7a9F0685.pngwKgZomTI1UKATAmAAAGmQsJDGME806.png

設(shè)計(jì)完P(guān)CB后,一定要做分析檢查,才能讓生產(chǎn)更順利,這里推薦一款可以一鍵智能檢測(cè)PCB布線布局最優(yōu)方案的工具:華秋DFM軟件,只需上傳PCB/Gerber文件后,點(diǎn)擊一鍵DFM分析,即可根據(jù)生產(chǎn)的工藝參數(shù)對(duì)設(shè)計(jì)的PCB板進(jìn)行可制造性分析。

華秋DFM軟件是國(guó)內(nèi)首款免費(fèi)PCB可制造性和裝配分析軟件,擁有300萬(wàn)+元件庫(kù),可輕松高效完成裝配分析。其PCB裸板的分析功能,開(kāi)發(fā)了19大項(xiàng),52細(xì)項(xiàng)檢查規(guī)則,PCBA組裝的分析功能,開(kāi)發(fā)了10大項(xiàng),234細(xì)項(xiàng)檢查規(guī)則。

基本可涵蓋所有可能發(fā)生的制造性問(wèn)題,能幫助設(shè)計(jì)工程師在生產(chǎn)前檢查出可制造性問(wèn)題,且能夠滿(mǎn)足工程師需要的多種場(chǎng)景,將產(chǎn)品研制的迭代次數(shù)降到最低,減少成本。

wKgZomRrA8uAJF5KAAEJJYFdYqQ205.jpg

華秋DFM軟件下載地址(復(fù)制到電腦瀏覽器打開(kāi)):

https://dfm.elecfans.com/uploads/software/promoter/HQDFM%20V3.7.0_fsyzlh.zip

● 專(zhuān)屬福利

上方鏈接下載還可享多層板首單立減50元

每月1次4層板免費(fèi)打樣

并領(lǐng)取多張無(wú)門(mén)檻“元器件+打板+貼片”優(yōu)惠券

微信搜索【華秋DFM】公眾號(hào),關(guān)注獲取最新可制造性干貨合集

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 信號(hào)
    +關(guān)注

    關(guān)注

    11

    文章

    2739

    瀏覽量

    76170
  • PCB設(shè)計(jì)
    +關(guān)注

    關(guān)注

    394

    文章

    4648

    瀏覽量

    84532
  • PCB
    PCB
    +關(guān)注

    關(guān)注

    1

    文章

    1723

    瀏覽量

    13204
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高速ADC PCB布局布線技巧分享

    高速模擬信號(hào)鏈設(shè)計(jì)中,印刷電路板(PCB)布局布線需??要考慮許多選項(xiàng),有些選項(xiàng)比其它選項(xiàng)更重要,有些選項(xiàng)??則取決于應(yīng)用。最終的答案各不相同,但在所有情況下,??設(shè)計(jì)工程師都應(yīng)盡量
    的頭像 發(fā)表于 07-24 08:42 ?632次閱讀
    <b class='flag-5'>高速</b>ADC <b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>技巧分享

    高速pcb布線規(guī)則有哪些

    高速pcb布線規(guī)則有哪些 高速PCB布線規(guī)則 摘要:隨著電子技術(shù)的快速發(fā)展,
    的頭像 發(fā)表于 06-10 17:33 ?554次閱讀

    pcb電源布線規(guī)則分享 PCB電源布線的六大技巧

    PCB電源布線是印刷電路板設(shè)計(jì)中非常重要的一環(huán)。電源布線的好壞直接影響到電路的穩(wěn)定性和性能。本文將介紹幾個(gè)PCB電源布線的技巧,幫助大家在設(shè)
    發(fā)表于 05-16 11:50 ?1230次閱讀

    高速PCB設(shè)計(jì),信號(hào)完整性問(wèn)題你一定要清楚!

    的布局、高速信號(hào)布線等因素,都會(huì)引起信號(hào)完整性問(wèn)題,導(dǎo)致系統(tǒng)工作不穩(wěn)定,甚至完全不工作。 PCB信號(hào)
    的頭像 發(fā)表于 04-07 16:58 ?390次閱讀

    pcb關(guān)鍵信號(hào)怎么樣去布線

    高速信號(hào)布線電路往往集成度較高,布線密度大,采用多層板既是布線所必須的,也是降低干擾的有效手段。合理選擇層數(shù)能大幅度降低印板尺寸,能充分利用
    發(fā)表于 01-03 15:09 ?388次閱讀
    <b class='flag-5'>pcb</b>關(guān)鍵<b class='flag-5'>信號(hào)</b>怎么樣去<b class='flag-5'>布線</b>

    高速信號(hào)是否需要走圓弧布線

    高速信號(hào)是否需要走圓弧布線
    的頭像 發(fā)表于 11-27 14:25 ?1022次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b>是否需要走圓弧<b class='flag-5'>布線</b>

    PCB布線設(shè)計(jì)注意事項(xiàng)

    關(guān)鍵信號(hào)線優(yōu)先:電源、摸擬小信號(hào)、高速信號(hào)、時(shí)鐘信號(hào)和同步信號(hào)等關(guān)鍵
    的頭像 發(fā)表于 11-27 09:03 ?1141次閱讀

    如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾?

    如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾? 高速信號(hào)的手工
    的頭像 發(fā)表于 11-24 14:38 ?498次閱讀

    電路板廠PCB關(guān)鍵信號(hào)如何去布線?

    一站式PCBA智造廠家今天為大家講講PCB設(shè)計(jì)關(guān)鍵信號(hào)如何去布線?PCB關(guān)鍵信號(hào)布線要求。在
    的頭像 發(fā)表于 11-22 09:11 ?674次閱讀
    電路板廠<b class='flag-5'>PCB</b>關(guān)鍵<b class='flag-5'>信號(hào)</b>如何去<b class='flag-5'>布線</b>?

    PCB設(shè)計(jì)中的高速電路布局布線(上)

    高速電路無(wú)疑是PCB設(shè)計(jì)中要求非常嚴(yán)苛的一部分,因?yàn)?b class='flag-5'>高速信號(hào)很容易被干擾,導(dǎo)致信號(hào)質(zhì)量下降,所以在PCB
    的頭像 發(fā)表于 11-06 15:14 ?531次閱讀

    PCB設(shè)計(jì)中的高速電路布局布線

    高速電路無(wú)疑是PCB設(shè)計(jì)中要求非常嚴(yán)苛的一部分,因?yàn)?b class='flag-5'>高速信號(hào)很容易被干擾,導(dǎo)致信號(hào)質(zhì)量下降,所以在PCB
    的頭像 發(fā)表于 11-06 14:55 ?548次閱讀

    高速信號(hào)pcb設(shè)計(jì)中的布局

    對(duì)于高速信號(hào)pcb的設(shè)計(jì)要求會(huì)更多,因?yàn)?b class='flag-5'>高速信號(hào)很容易收到其他外在因素的干擾,導(dǎo)致實(shí)際設(shè)計(jì)出來(lái)的東西和原本預(yù)期的效果相差很多。 所以在
    的頭像 發(fā)表于 11-06 10:04 ?661次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b><b class='flag-5'>pcb</b>設(shè)計(jì)中的布局

    PCB布線對(duì)模擬信號(hào)傳輸?shù)挠绊懭绾畏治?/a>

    PCB布線對(duì)模擬信號(hào)傳輸?shù)挠绊懭绾畏治觯绾螀^(qū)分信號(hào)傳輸過(guò)程中引入的噪聲是布線導(dǎo)致還是運(yùn)放器件導(dǎo)致? P
    的頭像 發(fā)表于 10-31 14:34 ?763次閱讀

    PCB布線減少高頻信號(hào)串?dāng)_的措施都有哪些?

    能引路誤動(dòng)作從而導(dǎo)致系統(tǒng)無(wú)法正常工作。接下來(lái)深圳PCBA公司為大家分享高速PCB設(shè)計(jì)布線解決信號(hào)串?dāng)_的方法。 PCB設(shè)計(jì)
    的頭像 發(fā)表于 10-19 09:51 ?1641次閱讀

    硬核分享,使用高速轉(zhuǎn)換器時(shí)應(yīng)遵循哪些重要的PCB布線規(guī)則?

    硬核分享,使用高速轉(zhuǎn)換器時(shí)應(yīng)遵循哪些重要的PCB布線規(guī)則?
    的頭像 發(fā)表于 10-17 16:34 ?430次閱讀