0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速電路pcb設(shè)計方法與技巧 PCB布線技巧升級 高速信號篇

華秋DFM ? 來源:華秋DFM ? 作者:華秋DFM ? 2023-08-02 08:41 ? 次閱讀
如下表所示,接口信號能工作在8Gbps及以上速率,由于速率很高,PCB布線設(shè)計要求會更嚴(yán)格,在前幾篇關(guān)于PCB布線內(nèi)容的基礎(chǔ)上,還需要根據(jù)本篇內(nèi)容的要求來進(jìn)行PCB布線設(shè)計。

45666920-30cd-11ee-b9c7-dac502259ad0.png

高速信號布線時盡量少打孔換層,換層優(yōu)先選擇兩邊是GND的層面處理。盡量收發(fā)信號布線在不同層,如果空間有限,需收發(fā)信號走線同層時,應(yīng)加大收發(fā)信號之間的布線距離。

針對以上高速信號還有如下方面的要求:

01

BGA焊盤區(qū)域挖參考層

如果接口的工作速率≥8Gbps,建議在BGA區(qū)域,挖掉這些信號正下方的L2層參考層,以減小焊盤的電容效應(yīng),挖空尺寸R=10mil。

如果接口的工作速率<8Gbps,例如DP接口只工作在5.4Gbps,那么不用挖BGA區(qū)域的參考層,如下圖所示。

4574bc5a-30cd-11ee-b9c7-dac502259ad0.png

02

避免玻纖編織效應(yīng)

PCB基板是由玻璃纖維和環(huán)氧樹脂填充壓合而成。玻璃纖維的介電常數(shù)大約是6,樹脂的介電常數(shù)一般不到3。在路徑長度和信號速度方面發(fā)生的問題,主要是由于樹脂中的玻璃纖維增強(qiáng)編織方式引起的。

較為普通的玻璃纖維編織中的玻璃纖維束是緊密絞合在一起的,因此束與束之間留出的大量空隙需要用樹脂填充,PCB中的平均導(dǎo)線寬度要小于玻璃纖維的間隔,因此一個差分對中的一條線可能有更多的部分在玻璃纖維上、更少的部分在樹脂上,另一條線則相反(樹脂上的部分比玻璃纖維上的多)。這樣會導(dǎo)致D+和D-走線的特性阻抗不同,兩條走線的時延也會不同,導(dǎo)致差分對內(nèi)的時延差進(jìn)而影響眼圖的質(zhì)量。

45921d90-30cd-11ee-b9c7-dac502259ad0.png

當(dāng)接口的信號速率達(dá)到8Gbps,且走線長度超過1.5inch,需謹(jǐn)慎處理好玻纖編織效應(yīng)。建議采用以下方式之一來避免玻纖編織效應(yīng)帶來的影響。

方式一:改變走線角度,如按10°~ 35°,或PCB生產(chǎn)加工時,將板材旋轉(zhuǎn)10°以保證所有走線都不與玻纖平行,如下圖所示。

45a91a36-30cd-11ee-b9c7-dac502259ad0.png

方式二:使用下圖走線,則W至少要大于3倍的玻纖編織間距,推薦值W=60mil,θ=10°,L=340mil。

45d0c8b0-30cd-11ee-b9c7-dac502259ad0.png

03

差分過孔建議

1、高速信號盡量少打孔換層,換層時需在信號孔旁邊添加GND過孔。地過孔數(shù)量對差分信號的信號完整性影響是不同的。無地過孔、單地過孔以及雙地過孔可依次提高差分信號的信號完整性。

2、選擇合理的過孔尺寸。對于多層一般密度的PCB設(shè)計來說,選用0.25mm/0.51mm/0.91mm(鉆孔/焊盤/POWER隔離區(qū))的過孔較好;對于一些高密度的PCB也可以使用0.20mm/0.46mm/0.86mm 的過孔,也可以嘗試盲埋孔設(shè)計。

3、過孔中心距的變化,對差分信號的信號完整性影響是不同的。對于差分信號,過孔中心距過大或過小,均會對信號完整性產(chǎn)生不利影響。

4、如果接口的工作速率≥8Gbps,那么這些接口差分對的過孔尺寸建議根據(jù)實際疊層進(jìn)行仿真優(yōu)化。

45e9966a-30cd-11ee-b9c7-dac502259ad0.png

以下給出基于EVB一階HDI疊層的過孔參考尺寸:

R_Drill=0.1mm (鉆孔半徑)

R_Pad=0.2mm (過孔焊盤半徑)

D1:差分過孔中心間距

D2:表層到底層的反焊盤尺寸

D3:信號過孔與回流地過孔的中心間距

4604b62a-30cd-11ee-b9c7-dac502259ad0.png

04

耦合電容優(yōu)化建議

1、耦合電容的放置,按照設(shè)計指南要求放置。如果沒有設(shè)計指南時,若信號是IC到IC,耦合電容靠近接收端放置;若信號是IC到連接器,耦合電容請靠近連接器放置。

2、盡可能選擇小的封裝尺寸,減小阻抗不連續(xù)。

3、如果接口的信號工作速率≥8Gbps,那么這些接口的差分隔直電容建議按如下方式進(jìn)行優(yōu)化:

1)根據(jù)接口選擇挖空一層或者兩層地平面,如果挖空電容焊盤正下方L2地參考層,需要隔層參考,即L3層要為地參考層;

2)如果挖空L2和L3地參考層,那么L4層要為地參考層。挖空尺寸需根據(jù)實際疊層通過仿真確定;以下給出基于EVB一階HDI疊層的參考尺寸。

【注】D1:差分耦合電容之間的中心距;L:挖空長度;H:挖空寬度。

461262d4-30cd-11ee-b9c7-dac502259ad0.png

4、在耦合電容四周打4個地通孔以將L2~L4層的地參考層連接起來,如下圖所示。

462220c0-30cd-11ee-b9c7-dac502259ad0.png

05

ESD優(yōu)化建議

1、ESD保護(hù)器件的寄生電容必須足夠低,以允許高速信號傳輸而不會降級。

2、ESD需放置在被保護(hù)的IC之前,但盡量與連接器/觸點PCB側(cè)盡量靠近;放置在與信號線串聯(lián)任何電阻之前;放置在包含保險絲在內(nèi)的過濾或調(diào)節(jié)器件之前。

3、如果接口的信號工作速率≥8Gbps,那么這些接口的差分對ESD器件建議按以下方式優(yōu)化。挖空ESD焊盤正下方L2和L3地參考層,L4層作為隔層參考層,需要為地平面。挖空尺寸需結(jié)合 ESD型號并根據(jù)實際疊層通過仿真確定。

以下給出基于基于EVB一階HDI疊層的所用ESD型號為ESD73034D的參考尺寸:

463b30c4-30cd-11ee-b9c7-dac502259ad0.png

4、同時在每個ESD四周打4個地通孔,以將L2~L4層的地參考層連接起來,如下圖所示。

464c1a4c-30cd-11ee-b9c7-dac502259ad0.png

06

連接器優(yōu)化建議

1、在連接器內(nèi)走線要中心出線。如果高速信號在連接器有一端信號沒有與GND相鄰PIN時,設(shè)計時應(yīng)在其旁邊加GND孔。

2、如果接口的信號工作速率≥8Gbps,那么這些接口的連接器要能符合相應(yīng)的標(biāo)準(zhǔn)要求(如HDMI2.1/DP1.4/PCI-E3.0協(xié)議標(biāo)準(zhǔn))。推薦使用這些廠商的連接器:Molex、Amphenol、HRS等等。

3、根據(jù)接口選擇挖空一層或者兩層地平面,如果挖空連接器焊盤正下方的L2地參考層,需隔層參考,即L3層要作為地參考層;如果挖空L2和L3的地參考層,那么L4層需要為地平面,作為隔層參考層。挖空尺寸需結(jié)合連接器型號并根據(jù)實際疊層通過仿真確定。

4、建議在連接器的每個地焊盤各打2個地通孔,且地孔要盡可能靠近焊盤。

以下給出基于EVB一階HDI疊層的挖空參考尺寸:

466771a2-30cd-11ee-b9c7-dac502259ad0.png

連接器推薦布線方式:

467ddfe6-30cd-11ee-b9c7-dac502259ad0.png46a775c2-30cd-11ee-b9c7-dac502259ad0.png

設(shè)計完P(guān)CB后,一定要做分析檢查,才能讓生產(chǎn)更順利,這里推薦一款可以一鍵智能檢測PCB布線布局最優(yōu)方案的工具:華秋DFM軟件,只需上傳PCB/Gerber文件后,點擊一鍵DFM分析,即可根據(jù)生產(chǎn)的工藝參數(shù)對設(shè)計的PCB板進(jìn)行可制造性分析。

華秋DFM軟件是國內(nèi)首款免費PCB可制造性和裝配分析軟件,擁有300萬+元件庫,可輕松高效完成裝配分析。其PCB裸板的分析功能,開發(fā)了19大項,52細(xì)項檢查規(guī)則,PCBA組裝的分析功能,開發(fā)了10大項,234細(xì)項檢查規(guī)則

基本可涵蓋所有可能發(fā)生的制造性問題,能幫助設(shè)計工程師在生產(chǎn)前檢查出可制造性問題,且能夠滿足工程師需要的多種場景,將產(chǎn)品研制的迭代次數(shù)降到最低,減少成本。

46c2e172-30cd-11ee-b9c7-dac502259ad0.jpg

華秋DFM軟件下載地址(復(fù)制到電腦瀏覽器打開):

https://dfm.elecfans.com/uploads/software/promoter/HQDFM%20V3.7.0_DFMGZH.zip

專屬福利

上方鏈接下載還可享多層板首單立減50元

每月1次4層板免費打樣

并領(lǐng)取多張無門檻元器件+打板+貼片”優(yōu)惠券


審核編輯 黃宇


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • ESD
    ESD
    +關(guān)注

    關(guān)注

    48

    文章

    1998

    瀏覽量

    172624
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    8447

    瀏覽量

    150720
  • PCB布線
    +關(guān)注

    關(guān)注

    20

    文章

    463

    瀏覽量

    42001
  • 高速信號
    +關(guān)注

    關(guān)注

    1

    文章

    220

    瀏覽量

    17673
  • PCB布板
    +關(guān)注

    關(guān)注

    0

    文章

    24

    瀏覽量

    12309
收藏 人收藏

    評論

    相關(guān)推薦

    高速PCB設(shè)計指南

    如今,可以認(rèn)為大多數(shù)PCB存在某種類型的信號完整性問題的風(fēng)險,這種問題通常與高速數(shù)字設(shè)計相關(guān)。高速PCB設(shè)計和布局專注于創(chuàng)建不易受
    的頭像 發(fā)表于 10-18 14:06 ?486次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>指南

    專業(yè)PCB設(shè)計,高速PCB設(shè)計,PCB設(shè)計外包, PCB Layout,PCB Design,PCB畫板公司,PCB設(shè)計公司,迅安通科技公司介紹

    專業(yè)PCB設(shè)計,高速PCB設(shè)計,PCB設(shè)計外包, PCB Layout,PCB Design,
    發(fā)表于 10-13 15:48

    高速PCB信號和電源完整性問題的建模方法研究

    高速PCB信號和電源完整性問題的建模方法研究
    發(fā)表于 09-21 14:13 ?0次下載

    高速pcb與普通pcb的區(qū)別是什么

    的區(qū)別,包括設(shè)計原則、材料選擇、制造工藝和性能特點等方面。 一、設(shè)計原則 1. 信號完整性(Signal Integrity,SI):高速PCB設(shè)計需要關(guān)注信號完整性,以確保
    的頭像 發(fā)表于 06-10 17:34 ?1521次閱讀

    高速pcb布線規(guī)則有哪些

    高速pcb布線規(guī)則有哪些 高速PCB布線規(guī)則 摘要:隨著電子技術(shù)的快速發(fā)展,
    的頭像 發(fā)表于 06-10 17:33 ?727次閱讀

    高速pcb的定義是什么

    高速pcb的定義是什么 高速PCB(Printed Circuit Board,印刷電路板)是指在高速
    的頭像 發(fā)表于 06-10 17:31 ?1402次閱讀

    高速PCB設(shè)計信號完整性問題你一定要清楚!

    隨著集成電路輸出開關(guān)速度提高以及PCB板密度增加,信號完整性(英語:Signalintegrity,Sl)已經(jīng)成為高速數(shù)字 PCB設(shè)計 必須
    的頭像 發(fā)表于 04-07 16:58 ?476次閱讀

    pcb設(shè)計布局布線原則及規(guī)則

    一站式PCBA智造廠家今天為大家講講pcb設(shè)計布局布線原則及規(guī)則有哪些?PCB設(shè)計六大布線規(guī)則。在PCB設(shè)計中,
    的頭像 發(fā)表于 01-22 09:23 ?2020次閱讀

    分析高速數(shù)字PCB設(shè)計信號完整性解決方法

    PCB信號速度高、端接元件的布局不正確或高速信號的錯誤布線都會引起信號完整性問題,從而可能使系
    發(fā)表于 01-11 15:28 ?468次閱讀
    分析<b class='flag-5'>高速</b>數(shù)字<b class='flag-5'>PCB設(shè)計</b><b class='flag-5'>信號</b>完整性解決<b class='flag-5'>方法</b>

    提高電路板EMC能力PCB設(shè)計布線方法

    提高電路板EMC能力PCB設(shè)計布線方法
    的頭像 發(fā)表于 12-07 15:36 ?851次閱讀
    提高<b class='flag-5'>電路</b>板EMC能力<b class='flag-5'>PCB設(shè)計</b>和<b class='flag-5'>布線</b><b class='flag-5'>方法</b>

    PCB設(shè)計高速電路

    PCB設(shè)計高速電路
    的頭像 發(fā)表于 12-05 14:26 ?750次閱讀
    <b class='flag-5'>PCB設(shè)計</b>之<b class='flag-5'>高速</b><b class='flag-5'>電路</b>

    高速PCB設(shè)計中的射頻分析與處理方法

    挑戰(zhàn)性的任務(wù)。本文將介紹高速PCB設(shè)計中常見的射頻電路類型,以及每一種的處理方法和注意事項。 1. 高速
    的頭像 發(fā)表于 11-30 07:45 ?825次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>中的射頻分析與處理<b class='flag-5'>方法</b>

    高速PCB設(shè)計當(dāng)中鋪銅處理方法

    高速PCB設(shè)計當(dāng)中鋪銅處理方法
    的頭像 發(fā)表于 11-24 18:03 ?812次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>當(dāng)中鋪銅處理<b class='flag-5'>方法</b>

    高速PCB設(shè)計中,多個信號層的敷銅在接地和接電源上應(yīng)如何分配?

    高速PCB設(shè)計中,信號層的空白區(qū)域可以敷銅,而多個信號層的敷銅在接地和接電源上應(yīng)如何分配? 在高速PC
    的頭像 發(fā)表于 11-24 14:38 ?1023次閱讀

    電路板廠PCB關(guān)鍵信號如何去布線?

    一站式PCBA智造廠家今天為大家講講PCB設(shè)計關(guān)鍵信號如何去布線?PCB關(guān)鍵信號布線要求。在
    的頭像 發(fā)表于 11-22 09:11 ?740次閱讀
    <b class='flag-5'>電路</b>板廠<b class='flag-5'>PCB</b>關(guān)鍵<b class='flag-5'>信號</b>如何去<b class='flag-5'>布線</b>?