什么是寄生電路？
寄生電路是一種隱蔽性的電路設計的缺陷，按正常的電路分析是不容易發(fā)現的 ，是在某種特定的情況下才會出現 ，發(fā)生意外接通的電路 。
時常是在某元器件的非正常狀態(tài) ，電路感謝結束后的運行中 ，在保護 原件動作狀態(tài)的短暫時間里，才有可能出現并消失 。查找起來既費時又不方便 。
寄生電路容易導致維修人員在故障時發(fā)生誤判和誤處理，甚至擴大為事故 。
電友評論：見過有一種幾個接觸器公用一個遠程旋鈕，結果一個接觸器遠程吸合，火線的電順著那個接觸器的本地回路又走回去了，導致其他接觸器吸合了都斷開不了了。
審核編輯：劉清
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
接觸器
+關注
關注
63文章
1184瀏覽量
63845 -
狀態(tài)機
+關注
關注
2文章
489瀏覽量
27395
原文標題：什么是寄生電路 ，你知道嗎？
文章出處：【微信號：電氣自動化控制網，微信公眾號：電氣自動化控制網】歡迎添加關注！文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
智能功率開關：在汽車環(huán)境中應用
請參閱ISO 7637 定義）1． 虛地1-1 低端IPSs如果一個低邊開關和地的連接斷開，上面的負載將不會被啟動。圖1顯示在這種情況下，IPS 內寄生的電路被啟動。串聯(lián)電阻Rin 用來限制流入微處理器的電流。該電阻阻值必須足夠小（約1k），小到它上面的電壓降可以忽略，以
發(fā)表于 10-06 14:49
寄生電路的效應：Latch-Up(鎖定)
Latch-Up(鎖定)是CMOS存在一種寄生電路的效應，它會導致VDD和VSS短路，使得晶片損毀，或者至少系統(tǒng)因電源關閉而停擺。這種效應是早期CMOS技術不能被接受的重要原因之一。在制造更新和充分
發(fā)表于 08-23 06:06
全新Calibre xACT產品可滿足先進工藝廣泛的寄生電路參數提取需求
Mentor Graphics 公司（納斯達克代碼：MENT）今天宣布推出全新 Calibre? xACT? 寄生電路參數提取平臺，該平臺可滿足包括 14nm FinFET 在內廣泛的模擬和數字電路參數提取需求，同時最大限度地減
發(fā)表于 04-24 13:42
?890次閱讀
射頻VMMK器件通過降低寄生電感和電容提高性能
VMMK 器件晶圓等級和芯片封裝工藝 如圖1所示，VMMK器件由于安華高特有的晶圓空腔工藝降低了損耗和常見的射頻表貼封裝帶來的寄生電路參數。通過消除焊接和封裝引腳之間的寄生電感和電容，在芯片和封裝間
發(fā)表于 11-22 20:06
?773次閱讀
射頻VMMK器件通過降低寄生電感和電容提高性能解析
如圖1所示，VMMK器件由于安華高特有的晶圓空腔工藝降低了損耗和常見的射頻表貼封裝帶來的寄生電路參數。通過消除焊接和封裝引腳之間的寄生電感和電容，在芯片和封裝間形成了一個低損耗和低阻抗的信號通道。
發(fā)表于 05-07 14:59
?2238次閱讀
什么是寄生電感_PCB寄生電容和電感計算
寄生電感一半是在PCB過孔設計所要考慮的。在高速數字電路的設計中，過孔的寄生電感帶來的危害往往大于寄生電容的影響。它的寄生串聯(lián)電感會削弱旁路
發(fā)表于 10-11 10:36
?2w次閱讀
射頻VMMK器件如何通過降低寄生電感和電容提高性能
如圖1所示，VMMK器件由于安華高特有的晶圓空腔工藝降低了損耗和常見的射頻表貼封裝帶來的寄生電路參數。通過消除焊接和封裝引腳之間的寄生電感和電容，在芯片和封裝間形成了一個低損耗和低阻抗的信號通道。在元件之上的空腔具有低介電常數
發(fā)表于 08-21 18:50
?0次下載
三個寄生參數對電路的影響
隨著半導體工藝的發(fā)展，由導線引起的寄生效應產生的影響越來越大。三個寄生參數（電容、電阻和電感）對電路都有影響。
如何減少導線的寄生電感？
如何減少導線的寄生電感？? 引言： 隨著電子設備的廣泛應用，對于高速數據傳輸和高頻信號的傳輸要求也越來越高。然而電學特性的限制使得對導線的寄生電感逐漸成為制約高頻電路性能的瓶頸之一。降低寄生
如何應對電路板寄生組件對電路性能的干擾
電路板布線所產生主要寄生組件分別是電阻、電容以及電感。從電路圖轉成實際電路板時，所有寄生組件都有機會干擾
發(fā)表于 10-13 14:52
?368次閱讀
詳解MOS管的寄生電感和寄生電容
寄生電容和寄生電感是指在電路中存在的非意圖的電容和電感元件。 它們通常是由于電路布局、線路長度、器件之間的物理距離等因素引起的。
工商網監(jiān)
評論