變量的賦值
在轉(zhuǎn)換中執(zhí)行賦值時(shí),所使用的值有明顯的區(qū)別。在下面的表達(dá)式中
藍(lán)色部分表示引發(fā)事件(也就是常說的e)時(shí)的值,綠色部分表示執(zhí)行所有激活鏈后將更新的值。對(duì)于以下狀態(tài)圖:
當(dāng)處于狀態(tài) 1 并引發(fā)事件 e 時(shí),執(zhí)行將按如下方式發(fā)生:
- 轉(zhuǎn)到狀態(tài) 2,更新 x 的未來值。
- 檢查優(yōu)先級(jí)為 1 的轉(zhuǎn)換,x 仍等于 0;無法進(jìn)行過渡。
- 檢查優(yōu)先級(jí)為 2 的轉(zhuǎn)換,該轉(zhuǎn)換為空且始終為 true;可以進(jìn)行轉(zhuǎn)換,轉(zhuǎn)到狀態(tài) 4。
- 激活鏈結(jié)束,x 的未來值成為它的實(shí)際值,所以 x 的值變成 1,我們停留在狀態(tài) 4。
感興趣的小伙伴可以思考一下為什么是狀態(tài)4而不是狀態(tài)3
賦值更新激活鏈末尾的變量或離散輸出的值。因此,當(dāng)相同的值被分配兩次時(shí),就會(huì)出現(xiàn)問題,我們應(yīng)該使用哪一個(gè)?
x 的值應(yīng)該是 1 還是值 18?為避免狀態(tài)圖執(zhí)行的歧義,禁止對(duì)激活鏈中的變量進(jìn)行多次更新。為了打破鏈條,您必須為其中一個(gè)轉(zhuǎn)換添加一個(gè)觸發(fā)器:
這樣,狀態(tài) 2 和狀態(tài) 3 之間的轉(zhuǎn)換就不會(huì)直接進(jìn)行;在重新更新變量 X 之前,必須在狀態(tài) 2 中引發(fā)事件 E。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
轉(zhuǎn)換器
-
信號(hào)處理器
-
觸發(fā)器
-
有限狀態(tài)機(jī)
-
AMESIM
相關(guān)推薦
FPGA有限狀態(tài)機(jī)
發(fā)表于 09-08 08:45
在實(shí)際的應(yīng)用中,根據(jù)有限狀態(tài)機(jī)是否使用輸入信號(hào),設(shè)計(jì)人員經(jīng)常將其分為Moore型有限狀態(tài)機(jī)和Mealy型有限狀態(tài)機(jī)兩種類型。
發(fā)表于 04-06 09:00
在嵌入式,機(jī)器人領(lǐng)域,由于多的復(fù)雜邏輯狀態(tài),我們編寫程序的時(shí)候不得不考慮很多種情況,容易造成功能間的沖突。有限狀態(tài)機(jī)(finite-state machine),簡(jiǎn)稱狀態(tài)機(jī),是一種表示
發(fā)表于 12-20 06:51
為了能夠更簡(jiǎn)潔嚴(yán)謹(jǐn)?shù)孛枋鯩TM總線的主模塊有限狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換,同時(shí)減少FPGA芯片功耗,提高系統(tǒng)穩(wěn)定性,文中在分析MTM總線結(jié)構(gòu)和主模塊有限狀態(tài)機(jī)模型的基礎(chǔ)上,基于VHDL語言采
發(fā)表于 05-29 15:39
?20次下載
本文主要介紹了IP模塊的有限狀態(tài)機(jī)的實(shí)現(xiàn)。
發(fā)表于 03-22 15:42
?0次下載
本文提出一種優(yōu)秀 、高效的 Verilog HDL 描述方式來進(jìn)行有限狀態(tài)機(jī)設(shè)計(jì) 介紹了 有限狀態(tài)機(jī)的建模原則 并通過一個(gè)可綜合的實(shí)例 驗(yàn)證了 該方法設(shè)計(jì)的
發(fā)表于 03-22 15:19
?1次下載
EDA的有限狀態(tài)機(jī),廣義而言是指只要涉及觸發(fā)器的電路,無論電路大小都可以歸結(jié)為狀態(tài)機(jī)。有限狀態(tài)機(jī)設(shè)計(jì)在學(xué)習(xí)EDA時(shí)是很重要的一章。
發(fā)表于 06-08 16:46
?3次下載
有限狀態(tài)機(jī)(FSM)是一種常見的電路,由時(shí)序電路和組合電路組成。設(shè)計(jì)有限狀態(tài)機(jī)的第一步是確定采用Moore狀態(tài)機(jī)還是采用Mealy
發(fā)表于 02-11 13:51
?4263次閱讀
有限狀態(tài)機(jī)是絕大部分控制電路的核心結(jié)構(gòu), 是表示有限個(gè)狀態(tài)以及在這些狀態(tài)之間轉(zhuǎn)移和動(dòng)作等行為的數(shù)學(xué)模型。有限狀態(tài)機(jī)是指輸出取決于過去輸入部分
發(fā)表于 11-04 17:17
?12次下載
有限狀態(tài)機(jī)的設(shè)計(jì)是HDL Designer Series?工具的關(guān)鍵應(yīng)用。 盡可能地對(duì)于設(shè)計(jì)人員編寫導(dǎo)致狀態(tài)機(jī)性能不佳的VHDL,可以使用HDL Designer用于生成VHDL的Series?工具
發(fā)表于 04-08 10:05
?6次下載
? 一、介紹 EFSM(event finite state machine,事件驅(qū)動(dòng)型有限狀態(tài)機(jī)),是一個(gè)基于事件驅(qū)動(dòng)的有限狀態(tài)機(jī),主要應(yīng)用于嵌入式設(shè)備的軟件系統(tǒng)中。 EFSM的設(shè)計(jì)
發(fā)表于 11-16 15:29
?2302次閱讀
有限狀態(tài)機(jī)又稱有限狀態(tài)自動(dòng)機(jī),簡(jiǎn)稱狀態(tài)機(jī),是表示有限個(gè)狀態(tài)以及在這些
發(fā)表于 02-07 11:23
?4次下載
EFSM(event finite state machine,事件驅(qū)動(dòng)型有限狀態(tài)機(jī)),是一個(gè)基于事件驅(qū)動(dòng)的有限狀態(tài)機(jī),主要應(yīng)用于嵌入式設(shè)備的軟件系統(tǒng)中。
發(fā)表于 02-11 10:17
?1017次閱讀
EFSM(event finite state machine,事件驅(qū)動(dòng)型有限狀態(tài)機(jī)),是一個(gè)基于事件驅(qū)動(dòng)的有限狀態(tài)機(jī),主要應(yīng)用于嵌入式設(shè)備的軟件系統(tǒng)中。 EFSM的設(shè)計(jì)原則是:簡(jiǎn)單!EFSM的使用者只需要關(guān)心:
發(fā)表于 08-30 09:28
?795次閱讀
有限狀態(tài)機(jī)分割設(shè)計(jì),其實(shí)質(zhì)就是一個(gè)狀態(tài)機(jī)分割成多個(gè)狀態(tài)機(jī)
發(fā)表于 10-09 10:47
?603次閱讀
評(píng)論